1 résultat(s) recherche sur le tag 'architecture risc'

Une Méthodologie de Conception de Circuits Intégrés Quasi-Insensibles aux Délais : Application à l'Etude et à la Réalisation d'un Processeur RISC 16-Bit Asynchrone / P. VIVET

Public ISBD Titre : Une Méthodologie de Conception de Circuits Intégrés Quasi-Insensibles aux Délais : Application à l'Etude et à la Réalisation d'un Processeur RISC 16-Bit Asynchrone Type de document : texte imprimé Auteurs : P. VIVET, Auteur Année de publication : 2001 Langues : Français (fre) Tags : CIRCUIT INTEGRE  ARCHITECTURE RISC Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : RENAUDIN M. Président du jury : GENTIL P. Rapporteur(s) : LITAIZE D.;QUINTON P. Examinateur(s) : SCHOELLKOPF J.P.;SENN P. Date de soutenance : 21/06/2001 Une Méthodologie de Conception de Circuits Intégrés Quasi-Insensibles aux Délais : Application à l'Etude et à la Réalisation d'un Processeur RISC 16-Bit Asynchrone [texte imprimé] / P. VIVET, Auteur . - 2001. Langues : Français (fre) Tags : CIRCUIT INTEGRE  ARCHITECTURE RISC Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : RENAUDIN M. Président du jury : GENTIL P. Rapporteur(s) : LITAIZE D.;QUINTON P. Examinateur(s) : SCHOELLKOPF J.P.;SENN P. Date de soutenance : 21/06/2001

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-01 / 9701	Papier	THESES	MICRO-ELECTRONIQUE		Disponible