A partir de cette page vous pouvez :
| Retourner au premier écran avec les dernières notices... |
Résultat de la recherche
1 résultat(s) recherche sur le tag 'circuit asynchrone'
Affiner la recherche Interroger des sources externesAnalyse et Amélioration de la Logique Double Rail pour la Conception de Circuits Sécurisés / A. RAZAFINDRAIBE
Titre : Analyse et Amélioration de la Logique Double Rail pour la Conception de Circuits Sécurisés Type de document : texte imprimé Auteurs : A. RAZAFINDRAIBE, Auteur Année de publication : 2006 Langues : Français (fre) Tags : CRYPTOGRAPHIE CARTE A PUCE SIDE CHANNEL ATTACKS DPA LOGIQUE DOUBLE RAIL CIRCUIT ASYNCHRONE BIBLIOTHEQUE CMOS SPECIFIQUE GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Dans le domaine de la conception de circuits sécurisés (cartes à puce) et plus particulièrement des circuits robustes aux attaques par canaux cachés, la logique double rail apparaît comme une alternative intéressante à la logique statique CMOS. En effet, le codage associé à ce style de logique offre la possibilité d'équilibrer la consommation rendant ainsi impossible les attaques différentielles en consommation (DPA). Partant de ce constat, dans cette thèse, nous nous sommes focalisés sur l'analyse des atouts et faiblesses de la logique double rail et surtout à son amélioration. Directeur(s) de thèse : ROBERT M. Co-directeur(s) de thèse : RENAUDIN M. Président du jury : CAMBON G. Rapporteur(s) : PIGUET C.;SICARD E. Examinateur(s) : MAURINE P.;RIGAUD J.B.;SONZOGNI J. Date de soutenance : 27/11/2006 Analyse et Amélioration de la Logique Double Rail pour la Conception de Circuits Sécurisés [texte imprimé] / A. RAZAFINDRAIBE, Auteur . - 2006.
Langues : Français (fre)
Tags : CRYPTOGRAPHIE CARTE A PUCE SIDE CHANNEL ATTACKS DPA LOGIQUE DOUBLE RAIL CIRCUIT ASYNCHRONE BIBLIOTHEQUE CMOS SPECIFIQUE GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Dans le domaine de la conception de circuits sécurisés (cartes à puce) et plus particulièrement des circuits robustes aux attaques par canaux cachés, la logique double rail apparaît comme une alternative intéressante à la logique statique CMOS. En effet, le codage associé à ce style de logique offre la possibilité d'équilibrer la consommation rendant ainsi impossible les attaques différentielles en consommation (DPA). Partant de ce constat, dans cette thèse, nous nous sommes focalisés sur l'analyse des atouts et faiblesses de la logique double rail et surtout à son amélioration. Directeur(s) de thèse : ROBERT M. Co-directeur(s) de thèse : RENAUDIN M. Président du jury : CAMBON G. Rapporteur(s) : PIGUET C.;SICARD E. Examinateur(s) : MAURINE P.;RIGAUD J.B.;SONZOGNI J. Date de soutenance : 27/11/2006 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-06 / 13185 Non renseigné THESES NON CLASSES Disponible
