| Titre : | Le Thyristor Parasite en Technologie CMOS : Application à la Protection contre les Décharges Electrostatiques | | Type de document : | texte imprimé | | Auteurs : | B. CAILLARD, Auteur | | Année de publication : | 2003 | | Langues : | Français (fre) | | Tags : | CIRCUITS INTEGRES CMOS ESD THYRISTOR CONCEPTION DE STRUCTURE DE CONCEPTION MODELISATION ELECTRIQUE CIRCUITS INTEGRES CMOS ESD THYRISTOR CONCEPTION DE STRUCTURE DE PROTECTION MODELISATION ELECTRIQUE CMOS INTEGRATED CIRCUITS ESD LSCR PROTECTION CLAMP DESIGN ELECTRICAL MODELLING ELECTRONIQUE, OPTRONIQUE ET SYSTEMES | | Index. décimale : | THE Thèses de doctorat | | Résumé : | Les décharges électrostatiques (ESD) posent un réel problème de fiabilité des circuits intégrés (CI) qui s'accentue avec l'évolution des technologies de fabrication. Plusieurs moyens sont déployés conjointement pour le surmonter : ils concernent l'environnement du circuit, son matériau et l'ajout de circuits de protection dédiés directement sur le semi-conducteur, dans les plots de connexion. Ces travaux de thèse visent à développer une structure de protection reposant sur l'utilisation de thyristors, ou LSCR (Lateral Silicon Controlled Rectifier) en technologie CMOS. Dans ce cadre, les structures de protection déjà existantes sont passées en revue dans un premier temps et montrent leurs limites dans les technologies récentes. L'analyse des différentes configurations de polarisation du thyristor fait alors émerger un nouveau concept permettant de bénéficier de l'excellente efficacité de protection des LSCR à fort courant tout en maîtrisant parfaitement leur déclenchement. Pour mettre en application ce concept, un modèle électrique de thyristor dédié a alors été développé, permettant de quantifier le courant circulant à l'intérieur de la structure dans le but de dimensionner le circuit de contrôle ajouté au LSCR de manière appropriée. Cela a débouché sur la conception d'une nouvelle structure de protection contre les décharges électrostatiques appelée STMSCR, brevetée par le CNRS et STMicroelectronics. Cette structure a été validée sur silicium et présente une excellente robustesse ainsi qu'une bonne modularité.
ElectroStatic Discharges (ESD) are a major issue for the reliability of integrated circuits (IC) ; this is an increasing concern with the evolution of fabrication processes. Different means are jointly used to overcome this problem : they are related to IC's environment, to IC's material and to the design of protection circuits directly on the semi-conductor, into the connection pads. This thesis aims at developing a LSCR-based (Lateral Silicon Controlled Rectifier based) protection structure in CMOS technologies. In this context, an overview of existing protection structures shows their limits in recent technologies. From the analysis of different biasing configurations of the thyristor, a new concept emerges and allows one to take advantage of the outstanding high current robustness of LSCRs while controlling accurately their snapback. In order to apply this concept, an electrical model of LSCRs have been developed. It correctly represents the inner current of the thyristor in order to size the added control circuit in a proper way. This has led to the design of a novel protection structure against ESDs called STMSCR, and a patent has been filed jointly by CNRS and STMicroelectronics. This structure has been validated against silicium and it shows an excellent robustness as well as a good modularity. | | Directeur(s) de thèse : | NOUET P. | | Président du jury : | BERTRAND Y. | | Rapporteur(s) : | BONNAUD O.;DANTO Y. | | Examinateur(s) : | SALOME P.;BERTRAND Y.;AZAIS F. | | Invité(s) : | DOURNELLE S. | | Date de soutenance : | 27/10/2003 |
Le Thyristor Parasite en Technologie CMOS : Application à la Protection contre les Décharges Electrostatiques [texte imprimé] / B. CAILLARD, Auteur . - 2003. Langues : Français ( fre) | Tags : | CIRCUITS INTEGRES CMOS ESD THYRISTOR CONCEPTION DE STRUCTURE DE CONCEPTION MODELISATION ELECTRIQUE CIRCUITS INTEGRES CMOS ESD THYRISTOR CONCEPTION DE STRUCTURE DE PROTECTION MODELISATION ELECTRIQUE CMOS INTEGRATED CIRCUITS ESD LSCR PROTECTION CLAMP DESIGN ELECTRICAL MODELLING ELECTRONIQUE, OPTRONIQUE ET SYSTEMES | | Index. décimale : | THE Thèses de doctorat | | Résumé : | Les décharges électrostatiques (ESD) posent un réel problème de fiabilité des circuits intégrés (CI) qui s'accentue avec l'évolution des technologies de fabrication. Plusieurs moyens sont déployés conjointement pour le surmonter : ils concernent l'environnement du circuit, son matériau et l'ajout de circuits de protection dédiés directement sur le semi-conducteur, dans les plots de connexion. Ces travaux de thèse visent à développer une structure de protection reposant sur l'utilisation de thyristors, ou LSCR (Lateral Silicon Controlled Rectifier) en technologie CMOS. Dans ce cadre, les structures de protection déjà existantes sont passées en revue dans un premier temps et montrent leurs limites dans les technologies récentes. L'analyse des différentes configurations de polarisation du thyristor fait alors émerger un nouveau concept permettant de bénéficier de l'excellente efficacité de protection des LSCR à fort courant tout en maîtrisant parfaitement leur déclenchement. Pour mettre en application ce concept, un modèle électrique de thyristor dédié a alors été développé, permettant de quantifier le courant circulant à l'intérieur de la structure dans le but de dimensionner le circuit de contrôle ajouté au LSCR de manière appropriée. Cela a débouché sur la conception d'une nouvelle structure de protection contre les décharges électrostatiques appelée STMSCR, brevetée par le CNRS et STMicroelectronics. Cette structure a été validée sur silicium et présente une excellente robustesse ainsi qu'une bonne modularité.
ElectroStatic Discharges (ESD) are a major issue for the reliability of integrated circuits (IC) ; this is an increasing concern with the evolution of fabrication processes. Different means are jointly used to overcome this problem : they are related to IC's environment, to IC's material and to the design of protection circuits directly on the semi-conductor, into the connection pads. This thesis aims at developing a LSCR-based (Lateral Silicon Controlled Rectifier based) protection structure in CMOS technologies. In this context, an overview of existing protection structures shows their limits in recent technologies. From the analysis of different biasing configurations of the thyristor, a new concept emerges and allows one to take advantage of the outstanding high current robustness of LSCRs while controlling accurately their snapback. In order to apply this concept, an electrical model of LSCRs have been developed. It correctly represents the inner current of the thyristor in order to size the added control circuit in a proper way. This has led to the design of a novel protection structure against ESDs called STMSCR, and a patent has been filed jointly by CNRS and STMicroelectronics. This structure has been validated against silicium and it shows an excellent robustness as well as a good modularity. | | Directeur(s) de thèse : | NOUET P. | | Président du jury : | BERTRAND Y. | | Rapporteur(s) : | BONNAUD O.;DANTO Y. | | Examinateur(s) : | SALOME P.;BERTRAND Y.;AZAIS F. | | Invité(s) : | DOURNELLE S. | | Date de soutenance : | 27/10/2003 |
|
Affiner la recherche Interroger des sources externesLe Thyristor Parasite en Technologie CMOS : Application à la Protection contre les Décharges Electrostatiques / B. CAILLARD
