2 résultat(s) recherche sur le tag 'conception de circuits digitaux'

Conception en Vue du Test : Du Niveau Comportemental au Niveau Transferts de Registres / L. VOLPE

Public ISBD Titre : Conception en Vue du Test : Du Niveau Comportemental au Niveau Transferts de Registres Type de document : texte imprimé Auteurs : L. VOLPE, Auteur Année de publication : 1999 Langues : Français (fre) Tags : CONCEPTION DE CIRCUITS DIGITAUX  TESTABILITE  CHAINE DE SCAN Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : ROUZEYRE B. Co-directeur(s) de thèse : FLOTTES M.L. Rapporteur(s) : SONZA REORDA M.;MARTIN E. Examinateur(s) : BERTRAND Y.;LANDRAULT C. Date de soutenance : 26/11/1999 Conception en Vue du Test : Du Niveau Comportemental au Niveau Transferts de Registres [texte imprimé] / L. VOLPE, Auteur . - 1999. Langues : Français (fre) Tags : CONCEPTION DE CIRCUITS DIGITAUX  TESTABILITE  CHAINE DE SCAN Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : ROUZEYRE B. Co-directeur(s) de thèse : FLOTTES M.L. Rapporteur(s) : SONZA REORDA M.;MARTIN E. Examinateur(s) : BERTRAND Y.;LANDRAULT C. Date de soutenance : 26/11/1999

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-99 / 6622	Papier	THESES	NON CLASSES		Disponible

Méthode hiérarchique de calcul de la longueur de test aléatoire de circuits VLSI et analyse de testabilité / G. MASSEBOEUF

Public ISBD Titre : Méthode hiérarchique de calcul de la longueur de test aléatoire de circuits VLSI et analyse de testabilité Type de document : texte imprimé Auteurs : G. MASSEBOEUF, Auteur Année de publication : 1995 Langues : Français (fre) Tags : CONCEPTION DE CIRCUITS DIGITAUX  TEST INTEGRE  TEST PSEUDO-ALEATOIRE  LONGUEUR DE TEST  TRANSPARENCES  NIVEAU RTL  SIMULATION SYMBOLIQUE  PRODUCTIQUE : AUTOMATIQUE ET INFORMATIQUE INDUSTRIELLE Index. décimale : THE Thèses de doctorat Président du jury : DION J.M. Rapporteur(s) : THEVENOD P.;LANDRAULT C. Examinateur(s) : DAVID R.;LARDY J.L.;PULOU J. Date de soutenance : 10/04/1995 Méthode hiérarchique de calcul de la longueur de test aléatoire de circuits VLSI et analyse de testabilité [texte imprimé] / G. MASSEBOEUF, Auteur . - 1995. Langues : Français (fre) Tags : CONCEPTION DE CIRCUITS DIGITAUX  TEST INTEGRE  TEST PSEUDO-ALEATOIRE  LONGUEUR DE TEST  TRANSPARENCES  NIVEAU RTL  SIMULATION SYMBOLIQUE  PRODUCTIQUE : AUTOMATIQUE ET INFORMATIQUE INDUSTRIELLE Index. décimale : THE Thèses de doctorat Président du jury : DION J.M. Rapporteur(s) : THEVENOD P.;LANDRAULT C. Examinateur(s) : DAVID R.;LARDY J.L.;PULOU J. Date de soutenance : 10/04/1995

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-95 / 5368	Papier	THESES	NON CLASSES		Disponible