A partir de cette page vous pouvez :
| Retourner au premier écran avec les dernières notices... |
Résultat de la recherche
4 résultat(s) recherche sur le tag 'conception en vue du test'
Affiner la recherche Interroger des sources externesConception en Vue du Test de Circuits Sécurisés / David HELY
Titre : Conception en Vue du Test de Circuits Sécurisés Type de document : texte imprimé Auteurs : David HELY, Auteur Année de publication : 2005 Langues : Français (fre) Tags : CONCEPTION EN VUE DU TEST CARTE A PUCE CONCEPTION EN VUE DU TEST CARTE A PUCE SECURITE SCAN GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Les cartes à puces sont de plus en plus utilisées pour effectuer des opérations sur des données sensibles. Leurs applications sont nombreuses, comme par exemple l'identification de personnes ou la gestion de transactions financières. Ces circuits sont conçus de façon à rendre difficile leur utilisation par des personnes non autorisées. Comme tout autre produit électronique, un circuit sécurisé doit être testé afin de ne pas livrer des pièces supposées robustes sur lesquelles pourraient apparaître des failles sécuritaires induites par des problèmes de fabrication. Néanmoins, alors que la problématique de la sécurité se résout en limitant l'observabilité des données internes et la contrôlabilité du dispositif, la nécessité de tester des circuits intégrés conduit habituellement les concepteurs à rendre le dispositif parfaitement contrôlable et observable. Les contraintes de testabilité et de sécurité dans un même produit sont donc à priori contradictoires. L'objectif de ce travail a donc été de proposer et d'évaluer des méthodes de test adaptées aux circuits sécurisés. En particulier, nous nous sommes intéressés à la technique du scan qui est sans doute l'une des techniques les plus efficaces pour les circuits numériques. Tout d'abord, les vulnérabilités induites par la techique du scan sont évaluées. Ensuite, plusieurs solutions sécurisant cette technique sont proposées. Enfin, l'efficacité de ces contre-mesures est évaluée ainsi que leur facilité d'intégration dans un flot de conception industriel. Directeur(s) de thèse : ROUZEYRE B. Co-directeur(s) de thèse : BANCEL F.;FLOTTES M.L. Président du jury : BAJARD J.C. Rapporteur(s) : LEVEUGLE R.;SENTIEYS O. Date de soutenance : 02/12/2005 Conception en Vue du Test de Circuits Sécurisés [texte imprimé] / David HELY, Auteur . - 2005.
Langues : Français (fre)
Tags : CONCEPTION EN VUE DU TEST CARTE A PUCE CONCEPTION EN VUE DU TEST CARTE A PUCE SECURITE SCAN GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Les cartes à puces sont de plus en plus utilisées pour effectuer des opérations sur des données sensibles. Leurs applications sont nombreuses, comme par exemple l'identification de personnes ou la gestion de transactions financières. Ces circuits sont conçus de façon à rendre difficile leur utilisation par des personnes non autorisées. Comme tout autre produit électronique, un circuit sécurisé doit être testé afin de ne pas livrer des pièces supposées robustes sur lesquelles pourraient apparaître des failles sécuritaires induites par des problèmes de fabrication. Néanmoins, alors que la problématique de la sécurité se résout en limitant l'observabilité des données internes et la contrôlabilité du dispositif, la nécessité de tester des circuits intégrés conduit habituellement les concepteurs à rendre le dispositif parfaitement contrôlable et observable. Les contraintes de testabilité et de sécurité dans un même produit sont donc à priori contradictoires. L'objectif de ce travail a donc été de proposer et d'évaluer des méthodes de test adaptées aux circuits sécurisés. En particulier, nous nous sommes intéressés à la technique du scan qui est sans doute l'une des techniques les plus efficaces pour les circuits numériques. Tout d'abord, les vulnérabilités induites par la techique du scan sont évaluées. Ensuite, plusieurs solutions sécurisant cette technique sont proposées. Enfin, l'efficacité de ces contre-mesures est évaluée ainsi que leur facilité d'intégration dans un flot de conception industriel. Directeur(s) de thèse : ROUZEYRE B. Co-directeur(s) de thèse : BANCEL F.;FLOTTES M.L. Président du jury : BAJARD J.C. Rapporteur(s) : LEVEUGLE R.;SENTIEYS O. Date de soutenance : 02/12/2005 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-05 / 12869 Papier THESES NON CLASSES Disponible Documents numériques
Fichier (PDF)URL
Titre : Contribution au Test Intégré : Optimisation des Générateurs de Vecteurs de Test Matériels et leur Adaptation à la Détection de Fautes Complexes Type de document : texte imprimé Auteurs : Hélène VIALLON, Auteur Année de publication : 1996 Langues : Français (fre) Tags : CONCEPTION EN VUE DU TEST TEST INTEGRE GENERATEUR DE VECTEURS DE TEST MACHINE A ETATS FINIS ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : LANDRAULT C. Président du jury : ZORIAN Y. Rapporteur(s) : THEVENOD P. Examinateur(s) : PRAVOSSOUDOVITCH S.;DUFAZA C. Date de soutenance : 17/10/1996 Contribution au Test Intégré : Optimisation des Générateurs de Vecteurs de Test Matériels et leur Adaptation à la Détection de Fautes Complexes [texte imprimé] / Hélène VIALLON, Auteur . - 1996.
Langues : Français (fre)
Tags : CONCEPTION EN VUE DU TEST TEST INTEGRE GENERATEUR DE VECTEURS DE TEST MACHINE A ETATS FINIS ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : LANDRAULT C. Président du jury : ZORIAN Y. Rapporteur(s) : THEVENOD P. Examinateur(s) : PRAVOSSOUDOVITCH S.;DUFAZA C. Date de soutenance : 17/10/1996 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-96 / 6018 Papier THESES NON CLASSES Disponible
Titre : Amélioration de la Testabilité des Circuits Séquentiels par Emulation de Configurations de Test Type de document : texte imprimé Auteurs : S. LAVABRE, Auteur Année de publication : 1995 Langues : Français (fre) Tags : TECHNIQUE DE TEST TEST DE CIRCUITS SEQUENTIELS TESTABILITE CONCEPTION EN VUE DU TEST REDUCTION DU TEMPS DE TEST ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : BERTRAND Y. Président du jury : CAMBON G. Rapporteur(s) : RUBIO A.;DANTO Y. Examinateur(s) : LANDRAULT C.;RENOVELL M. Date de soutenance : 13/07/1995 Amélioration de la Testabilité des Circuits Séquentiels par Emulation de Configurations de Test [texte imprimé] / S. LAVABRE, Auteur . - 1995.
Langues : Français (fre)
Tags : TECHNIQUE DE TEST TEST DE CIRCUITS SEQUENTIELS TESTABILITE CONCEPTION EN VUE DU TEST REDUCTION DU TEMPS DE TEST ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : BERTRAND Y. Président du jury : CAMBON G. Rapporteur(s) : RUBIO A.;DANTO Y. Examinateur(s) : LANDRAULT C.;RENOVELL M. Date de soutenance : 13/07/1995 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-95 / 5467 Papier THESES NON CLASSES Disponible
Titre : Conception en Vue du Test pour Circuits Intégrés Analogiques et Mixtes Type de document : texte imprimé Auteurs : F. AZAÏS, Auteur Année de publication : 1996 Langues : Français (fre) Tags : CIRCUITS INTEGRES VLSI CMOS TEST CIRCUITS ANALOGIQUES ET MIXTES CONCEPTION EN VUE DU TEST ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : BERTRAND Y. Président du jury : DOM J.P. Rapporteur(s) : RUBIO A.;DOM J.P. Examinateur(s) : OHLETZ M.;LANDRAULT C.;RENOVELL M. Date de soutenance : 17/07/1996 Conception en Vue du Test pour Circuits Intégrés Analogiques et Mixtes [texte imprimé] / F. AZAÏS, Auteur . - 1996.
Langues : Français (fre)
Tags : CIRCUITS INTEGRES VLSI CMOS TEST CIRCUITS ANALOGIQUES ET MIXTES CONCEPTION EN VUE DU TEST ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : BERTRAND Y. Président du jury : DOM J.P. Rapporteur(s) : RUBIO A.;DOM J.P. Examinateur(s) : OHLETZ M.;LANDRAULT C.;RENOVELL M. Date de soutenance : 17/07/1996 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-96 / 5792 Papier THESES NON CLASSES Disponible
