A partir de cette page vous pouvez :
| Retourner au premier écran avec les dernières notices... |
Résultat de la recherche
2 résultat(s) recherche sur le tag 'dpa'
Affiner la recherche Interroger des sources externesAnalyse et Amélioration de la Logique Double Rail pour la Conception de Circuits Sécurisés / A. RAZAFINDRAIBE
Titre : Analyse et Amélioration de la Logique Double Rail pour la Conception de Circuits Sécurisés Type de document : texte imprimé Auteurs : A. RAZAFINDRAIBE, Auteur Année de publication : 2006 Langues : Français (fre) Tags : CRYPTOGRAPHIE CARTE A PUCE SIDE CHANNEL ATTACKS DPA LOGIQUE DOUBLE RAIL CIRCUIT ASYNCHRONE BIBLIOTHEQUE CMOS SPECIFIQUE GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Dans le domaine de la conception de circuits sécurisés (cartes à puce) et plus particulièrement des circuits robustes aux attaques par canaux cachés, la logique double rail apparaît comme une alternative intéressante à la logique statique CMOS. En effet, le codage associé à ce style de logique offre la possibilité d'équilibrer la consommation rendant ainsi impossible les attaques différentielles en consommation (DPA). Partant de ce constat, dans cette thèse, nous nous sommes focalisés sur l'analyse des atouts et faiblesses de la logique double rail et surtout à son amélioration. Directeur(s) de thèse : ROBERT M. Co-directeur(s) de thèse : RENAUDIN M. Président du jury : CAMBON G. Rapporteur(s) : PIGUET C.;SICARD E. Examinateur(s) : MAURINE P.;RIGAUD J.B.;SONZOGNI J. Date de soutenance : 27/11/2006 Analyse et Amélioration de la Logique Double Rail pour la Conception de Circuits Sécurisés [texte imprimé] / A. RAZAFINDRAIBE, Auteur . - 2006.
Langues : Français (fre)
Tags : CRYPTOGRAPHIE CARTE A PUCE SIDE CHANNEL ATTACKS DPA LOGIQUE DOUBLE RAIL CIRCUIT ASYNCHRONE BIBLIOTHEQUE CMOS SPECIFIQUE GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Dans le domaine de la conception de circuits sécurisés (cartes à puce) et plus particulièrement des circuits robustes aux attaques par canaux cachés, la logique double rail apparaît comme une alternative intéressante à la logique statique CMOS. En effet, le codage associé à ce style de logique offre la possibilité d'équilibrer la consommation rendant ainsi impossible les attaques différentielles en consommation (DPA). Partant de ce constat, dans cette thèse, nous nous sommes focalisés sur l'analyse des atouts et faiblesses de la logique double rail et surtout à son amélioration. Directeur(s) de thèse : ROBERT M. Co-directeur(s) de thèse : RENAUDIN M. Président du jury : CAMBON G. Rapporteur(s) : PIGUET C.;SICARD E. Examinateur(s) : MAURINE P.;RIGAUD J.B.;SONZOGNI J. Date de soutenance : 27/11/2006 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-06 / 13185 Non renseigné THESES NON CLASSES Disponible 
Titre : Intégration de Logique Reconfigurable dans les Circuits Sécurisés Type de document : texte imprimé Auteurs : Nicolas VALETTE, Auteur Année de publication : 2008 Langues : Français (fre) Tags : CIRCUITS SECURISES CRYPTANALYSE ATTAQUES MATERIELLES DPA CONTRE-MESURES DPA CIRCUITS RECONFIGURABLES GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Ces travaux traitent des problèmes de sécurité et de flexibilité dans le domaine des circuits sécurisés. Dans ce manuscrit, après la présentation de notions cryptographiques, nous étudions deux problématiques distinctes. La première concerne les attaques par clonage et retro-ingénierie. Dans ce sens, nous proposons une solution basée sur l'utilisation de logique reconfigurable répartie, et traitons aussi du protocole de reconfiguration associé. La seconde problématique étudiée dans ce manuscrit vise à éviter les attaques par analyse des canaux cachés. Nous suggérons alors une contre-mesure, basée sur la reconfiguration dynamique des chemins de données du circuit intégré. Cette contre-mesure est présentée selon différentes variantes et évaluée selon différents placements et niveaux d'abstraction. Directeur(s) de thèse : TORRES L. Co-directeur(s) de thèse : SASSATELLI G. Rapporteur(s) : FISCHER V.;GOGNIAT G. Examinateur(s) : ROUZEYRE B.;BANCEL F.;LIARDET P.Y. Date de soutenance : 06/05/2008 Intégration de Logique Reconfigurable dans les Circuits Sécurisés [texte imprimé] / Nicolas VALETTE, Auteur . - 2008.
Langues : Français (fre)
Tags : CIRCUITS SECURISES CRYPTANALYSE ATTAQUES MATERIELLES DPA CONTRE-MESURES DPA CIRCUITS RECONFIGURABLES GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Ces travaux traitent des problèmes de sécurité et de flexibilité dans le domaine des circuits sécurisés. Dans ce manuscrit, après la présentation de notions cryptographiques, nous étudions deux problématiques distinctes. La première concerne les attaques par clonage et retro-ingénierie. Dans ce sens, nous proposons une solution basée sur l'utilisation de logique reconfigurable répartie, et traitons aussi du protocole de reconfiguration associé. La seconde problématique étudiée dans ce manuscrit vise à éviter les attaques par analyse des canaux cachés. Nous suggérons alors une contre-mesure, basée sur la reconfiguration dynamique des chemins de données du circuit intégré. Cette contre-mesure est présentée selon différentes variantes et évaluée selon différents placements et niveaux d'abstraction. Directeur(s) de thèse : TORRES L. Co-directeur(s) de thèse : SASSATELLI G. Rapporteur(s) : FISCHER V.;GOGNIAT G. Examinateur(s) : ROUZEYRE B.;BANCEL F.;LIARDET P.Y. Date de soutenance : 06/05/2008 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-08 / 13512 Papier THESES NON CLASSES Disponible Documents numériques
Fichier (PDF)URL
