A partir de cette page vous pouvez :
| Retourner au premier écran avec les dernières notices... |
Résultat de la recherche
18 résultat(s) recherche sur le tag 'fiabilite'
Affiner la recherche Interroger des sources externesFiabilité des Systèmes / A. PAGES
Titre : Fiabilité des Systèmes Type de document : texte imprimé Auteurs : A. PAGES, Auteur ; M. GONDRAN, Auteur Editeur : Eyrolles Année de publication : 1980 Importance : 323 p. Langues : Inconnue (und) Tags : FIABILITE SURETE DE FONCTIONNEMENT Index. décimale : I1 I1 - Informatique Théorique Fiabilité des Systèmes [texte imprimé] / A. PAGES, Auteur ; M. GONDRAN, Auteur . - [S.l.] : Eyrolles, 1980 . - 323 p.
Langues : Inconnue (und)
Tags : FIABILITE SURETE DE FONCTIONNEMENT Index. décimale : I1 I1 - Informatique Théorique Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité I1 / 13671 Papier OUVRAGES INFORMATIQUE Disponible
Titre : Les Outils de la Qualité Totale Type de document : texte imprimé Auteurs : LYONNET, Auteur Editeur : Tec. et Doc. Lavoisier Année de publication : 1987 Langues : Inconnue (und) Tags : FIABILITE Index. décimale : G5 G5 - Divers Les Outils de la Qualité Totale [texte imprimé] / LYONNET, Auteur . - [S.l.] : Tec. et Doc. Lavoisier, 1987.
Langues : Inconnue (und)
Tags : FIABILITE Index. décimale : G5 G5 - Divers Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité G5 / 3066 Papier OUVRAGES GENERALITES Disponible
Titre : Sûreté de Fonctionnement des Systèmes Industriels Type de document : texte imprimé Auteurs : A. VILLEMEUR, Auteur Editeur : Eyrolles Année de publication : 1997 Importance : 791 p. Langues : Inconnue (und) Tags : FIABILITE SECURITE SURETE DE FONCTIONNEMENT Index. décimale : E3 E3 - Test Sûreté de Fonctionnement des Systèmes Industriels [texte imprimé] / A. VILLEMEUR, Auteur . - [S.l.] : Eyrolles, 1997 . - 791 p.
Langues : Inconnue (und)
Tags : FIABILITE SECURITE SURETE DE FONCTIONNEMENT Index. décimale : E3 E3 - Test Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité E3 / 13670 Papier OUVRAGES MICRO-ELECTRONIQUE Disponible
Titre : Sûreté de fonctionnement des Systèmes Informatiques Type de document : texte imprimé Auteurs : J.C. LAPRIE, Auteur ; B. COURTOIS, Auteur ; M.C. GAUDEL, Auteur ; D. POWELL, Auteur Editeur : Dunod Année de publication : 1989 Langues : Inconnue (und) Tags : FIABILITE INFORMATIQUE SYSTEME Index. décimale : E3 E3 - Test Sûreté de fonctionnement des Systèmes Informatiques [texte imprimé] / J.C. LAPRIE, Auteur ; B. COURTOIS, Auteur ; M.C. GAUDEL, Auteur ; D. POWELL, Auteur . - [S.l.] : Dunod, 1989.
Langues : Inconnue (und)
Tags : FIABILITE INFORMATIQUE SYSTEME Index. décimale : E3 E3 - Test Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité E3 / 3349 Papier OUVRAGES MICRO-ELECTRONIQUE Emprunté par: Karen Godary
Sorti jusqu'au 22/05/2011
Titre : Techniques de Conception en vue d'Améliorer la Fiabilité des Mémoires Flash Embarquées Type de document : texte imprimé Auteurs : Benoit GODARD, Auteur Année de publication : 2008 Langues : Français (fre) Tags : FIABILITE MEMOIRE FLASH EMBARQUEES SURETE DE FONCTIONNEMENT TOLERANCE AUX FAUTES CODES CORRECTEURS D'ERREUR REPARATION PAR REDONDANCE GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Les mémoires non-volatiles de type Flash sont désormais présentes dans un grand nombre de circuits intégrés utilisés dans des applications électroniques portatives. Leur non-volatilité, faible consommation et flexibilité en font des mémoires extrêmement populaires. Néanmoins, alors qu'elles occupent une partie grandissante de la surface des puces et que de plus en plus d'applications sensibles sont utilisatrices de ces solutions, la fiabilité des mémoires devient un enjeu majeur et une caractéristique à améliorer. Des solutions efficaces de tolérance aux fautes peu coûteuses et faciles à intégrer doivent être mises en place. Dans un premier temps, le travail de cette thèse a été focalisé sur l'analyse et l'étude de la fiabilité des Flash. Il fut l'occasion d'établir un modèle de fiabilité d'une cellule à grille flottante dépendant de nombreux paramètres tels que le nombre de cycles, le temps et la température. Ce modèle a été ajusté suivant les paramètres issus d'une technologie Flash 180 nm. Dans un second temps, le travail s'est focalisé sur la mise au point de deux techniques de tolérance aux fautes mêlant codes correcteurs d'erreurs et redondance. La première technique est basée sur une correction d'erreurs par analyse de VT. Elle permet de fournir des capacités de correction accrues en analysant le niveau de programmation des cellules mémoire de manière analogique. Une étude mathématique puis une architecture de fiabilisation ont été proposées. Dans cette étude, il est supposé qu'un certain nombre de ressources de redondance sont disponibles afin de réparer la mémoire dès lors qu'une erreur est détectée. La seconde technique mise au point est celle de la correction d'erreur hiérarchique. Elle exploite le fait qu'une mémoire Flash n'opère pas sur le même nombre de bits en lecture et en programmation. Ainsi, les capacités de correction peuvent être distribuées différemment dans la mémoire afin de réduire significativement le coût généralement associé à une correction d'erreur avancée. Cette technique a également été intégrée dans une architecture de fiabilisation disposant de ressources de redondance. Une étude mathématique basée sur des Chaines de Markov à Temps Continu a permis de démontrer l'efficacité de cette structure. Les deux techniques mises au point sont des solutions alternatives aux schémas standards couramment utilisés dans l'industrie mais elles permettent d'augmenter de manière significative le temps moyen à la défaillance du système sans pour autant faire exploser la surface nécessaire pour intégrer une structure de tolérance aux fautes. Directeur(s) de thèse : TORRES L. Co-directeur(s) de thèse : SASSATELLI G. Président du jury : GIRARD P. Rapporteur(s) : LEVEUGLE R.;PORTAL J.M. Examinateur(s) : HAMDIOUI S.;DAGA J.M. Date de soutenance : 02/07/2008 Techniques de Conception en vue d'Améliorer la Fiabilité des Mémoires Flash Embarquées [texte imprimé] / Benoit GODARD, Auteur . - 2008.
Langues : Français (fre)
Tags : FIABILITE MEMOIRE FLASH EMBARQUEES SURETE DE FONCTIONNEMENT TOLERANCE AUX FAUTES CODES CORRECTEURS D'ERREUR REPARATION PAR REDONDANCE GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Les mémoires non-volatiles de type Flash sont désormais présentes dans un grand nombre de circuits intégrés utilisés dans des applications électroniques portatives. Leur non-volatilité, faible consommation et flexibilité en font des mémoires extrêmement populaires. Néanmoins, alors qu'elles occupent une partie grandissante de la surface des puces et que de plus en plus d'applications sensibles sont utilisatrices de ces solutions, la fiabilité des mémoires devient un enjeu majeur et une caractéristique à améliorer. Des solutions efficaces de tolérance aux fautes peu coûteuses et faciles à intégrer doivent être mises en place. Dans un premier temps, le travail de cette thèse a été focalisé sur l'analyse et l'étude de la fiabilité des Flash. Il fut l'occasion d'établir un modèle de fiabilité d'une cellule à grille flottante dépendant de nombreux paramètres tels que le nombre de cycles, le temps et la température. Ce modèle a été ajusté suivant les paramètres issus d'une technologie Flash 180 nm. Dans un second temps, le travail s'est focalisé sur la mise au point de deux techniques de tolérance aux fautes mêlant codes correcteurs d'erreurs et redondance. La première technique est basée sur une correction d'erreurs par analyse de VT. Elle permet de fournir des capacités de correction accrues en analysant le niveau de programmation des cellules mémoire de manière analogique. Une étude mathématique puis une architecture de fiabilisation ont été proposées. Dans cette étude, il est supposé qu'un certain nombre de ressources de redondance sont disponibles afin de réparer la mémoire dès lors qu'une erreur est détectée. La seconde technique mise au point est celle de la correction d'erreur hiérarchique. Elle exploite le fait qu'une mémoire Flash n'opère pas sur le même nombre de bits en lecture et en programmation. Ainsi, les capacités de correction peuvent être distribuées différemment dans la mémoire afin de réduire significativement le coût généralement associé à une correction d'erreur avancée. Cette technique a également été intégrée dans une architecture de fiabilisation disposant de ressources de redondance. Une étude mathématique basée sur des Chaines de Markov à Temps Continu a permis de démontrer l'efficacité de cette structure. Les deux techniques mises au point sont des solutions alternatives aux schémas standards couramment utilisés dans l'industrie mais elles permettent d'augmenter de manière significative le temps moyen à la défaillance du système sans pour autant faire exploser la surface nécessaire pour intégrer une structure de tolérance aux fautes. Directeur(s) de thèse : TORRES L. Co-directeur(s) de thèse : SASSATELLI G. Président du jury : GIRARD P. Rapporteur(s) : LEVEUGLE R.;PORTAL J.M. Examinateur(s) : HAMDIOUI S.;DAGA J.M. Date de soutenance : 02/07/2008 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-08 / 13540 Non renseigné THESES NON CLASSES Disponible
Titre : An Introduction to Program Fault Tolerance Type de document : texte imprimé Auteurs : Ali MILI, Auteur Editeur : Prentice Hall Année de publication : 1990 Langues : Inconnue (und) Tags : Langage PROGRAMMATION FIABILITE Index. décimale : E3 E3 - Test An Introduction to Program Fault Tolerance [texte imprimé] / Ali MILI, Auteur . - [S.l.] : Prentice Hall, 1990.
Langues : Inconnue (und)
Tags : Langage PROGRAMMATION FIABILITE Index. décimale : E3 E3 - Test Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité E3 / 3413 Papier OUVRAGES MICRO-ELECTRONIQUE Disponible
Titre : Compatibilité Electro-Magnétique Type de document : texte imprimé Auteurs : M. LANOVICI, Auteur ; J.J. MORF, Auteur Editeur : Presses Polytechniques Romandes Année de publication : 1985 Langues : Inconnue (und) Tags : ELECTRONIQUE FIABILITE PROTECTION QUALITE Index. décimale : G2 G2 - Physique, Chimie Compatibilité Electro-Magnétique [texte imprimé] / M. LANOVICI, Auteur ; J.J. MORF, Auteur . - [S.l.] : Presses Polytechniques Romandes, 1985.
Langues : Inconnue (und)
Tags : ELECTRONIQUE FIABILITE PROTECTION QUALITE Index. décimale : G2 G2 - Physique, Chimie Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité G2 / 2922 Papier OUVRAGES GENERALITES Disponible
Titre : Compatibilité Electromagnétique Type de document : texte imprimé Auteurs : DEGAUQUE, Auteur ; HAMELIN, Auteur Editeur : Dunod Langues : Inconnue (und) Tags : DEFAUT ELECTRONIQUE FIABILITE PROTECTION QUALITE Index. décimale : G2 G2 - Physique, Chimie Compatibilité Electromagnétique [texte imprimé] / DEGAUQUE, Auteur ; HAMELIN, Auteur . - [S.l.] : Dunod, [s.d.].
Langues : Inconnue (und)
Tags : DEFAUT ELECTRONIQUE FIABILITE PROTECTION QUALITE Index. décimale : G2 G2 - Physique, Chimie Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité G2 / 3420 Papier OUVRAGES GENERALITES Disponible
Titre : Contribution à la Définition des Spécifications d'un Outil d'Aide à la Conception Automatique de Systèmes Electroniques Intégrés Robustes Type de document : texte imprimé Auteurs : R. PEREZ, Auteur Année de publication : 2004 Langues : Français (fre) Tags : CIRCUITS DURCIS CONCEPTION ROBUSTE EFFETS SINGULIERS ALEA TRANSITOIRE PARTICULES RADIATIONS BASCULE MEMOIRE FIABILITE VULNERABILITE DURCISSEMENT ERREUR LOGIQUE HARDENED CIRCUITS ROBUST DESIGN SINGLE EVENT UPSET SINGLE EVENT TRANSIENT PARTICLES RADIATION FLIP-FLOP MEMORY RELIABILITY VULNERABILITY HARDENING SOFT ERROR GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : La miniaturisation croissante des composants électroniques accroît considérablement la vulnérabilité des systèmes intégrés aux agressions externes (particules et radiations) qui se manifestent par des perturbations aléatoires singulières (aléas) de type Single Event Upset (SEU) ou Single Event Transient (SET). Protéger les circuits contre ces effets ne peut plus rester uniquement la préoccupation de concepteurs confrontés à des milieux hostiles particuliers tels les environnements nucléaire et/ou spatial. Les conceptions durcies doivent s'adapter à des contraintes nouvelles de performance et de fiabilité liées à leur utilisation dans des applications commerciales critiques même au niveau terrestre. Les outils de CAO confrontés à ces problématiques doivent les prendre en compte et permettre une évaluation rapide de la sensibilité des circuits, tout en proposant des solutions de durcissement adaptées à ces nouvelles contraintes. Cette thèse s'intéresse en première partie aux SEU. Elle aborde la question de la réalisation de bascules durcies au niveau composant, aptes à être rapidement substituées, en production, aux bascules standard des bibliothèques de cellules, avec pour perspective la réalisation de bibliothèques robustes. La deuxième partie est dédiée à l'étude du phénomène de SET et de sa propagation dans un système. Elle met en évidence la nécessité de prendre en compte un terme correctif au cours de cette propagation, terme corrélé à la nature de la porte concernée. Une modélisation du phénomène est développée et conduit à des critères d'établissement et de transit. Validés par des tests radiatifs sur prototype, ils permettent d'anticiper la vulnérabilité des circuits.
The drastic shrinking of size in electronic devices increases the vulnerability of integrated systems to external disturbances (particles and radiation) by making them sensitive to both Single Event Upset (SEU) and Single Event Transients (SET). The circuit protection against these effects can not became exclusively the concern of peculiar designers involved in the hardening of circuits submitted to harsh environment (like space or nuclear surroundings). The robust designs must be adapted to new efficiency and reliability constraints linked to their use in critical commercial applications even at ground level. CAD tools brought into these problems have to consider them by enabling a fast evaluation of circuit sensitivity and then proposing hardened solutions adapted to these new constraints. The drastic shrinking of size in electronic devices increases the vulnerability of integrated systems to external disturbances (particles and radiation) by making them sensitive to both Single Event Upset (SEU) and Single Event Transients (SET). The circuit protection against these effects can not became exclusively the concern of peculiar designers involved in the hardening of circuits submitted to harsh environment (like space or nuclear surroundings). The robust designs must be adapted to new efficiency and reliability constraints linked to their use in critical commercial applications even at ground level. CAD tools brought into these problems have to consider them by enabling a fast evaluation of circuit sensitivity and then proposing hardened solutions adapted to these new constraints.Directeur(s) de thèse : ROCHE F. Président du jury : FOUILLAT P. Rapporteur(s) : SONZA-REORDA M. Examinateur(s) : NOUET P.;NICOLAIDIS M.;PIGNOL M. Date de soutenance : 17/12/2004 Contribution à la Définition des Spécifications d'un Outil d'Aide à la Conception Automatique de Systèmes Electroniques Intégrés Robustes [texte imprimé] / R. PEREZ, Auteur . - 2004.
Langues : Français (fre)
Tags : CIRCUITS DURCIS CONCEPTION ROBUSTE EFFETS SINGULIERS ALEA TRANSITOIRE PARTICULES RADIATIONS BASCULE MEMOIRE FIABILITE VULNERABILITE DURCISSEMENT ERREUR LOGIQUE HARDENED CIRCUITS ROBUST DESIGN SINGLE EVENT UPSET SINGLE EVENT TRANSIENT PARTICLES RADIATION FLIP-FLOP MEMORY RELIABILITY VULNERABILITY HARDENING SOFT ERROR GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : La miniaturisation croissante des composants électroniques accroît considérablement la vulnérabilité des systèmes intégrés aux agressions externes (particules et radiations) qui se manifestent par des perturbations aléatoires singulières (aléas) de type Single Event Upset (SEU) ou Single Event Transient (SET). Protéger les circuits contre ces effets ne peut plus rester uniquement la préoccupation de concepteurs confrontés à des milieux hostiles particuliers tels les environnements nucléaire et/ou spatial. Les conceptions durcies doivent s'adapter à des contraintes nouvelles de performance et de fiabilité liées à leur utilisation dans des applications commerciales critiques même au niveau terrestre. Les outils de CAO confrontés à ces problématiques doivent les prendre en compte et permettre une évaluation rapide de la sensibilité des circuits, tout en proposant des solutions de durcissement adaptées à ces nouvelles contraintes. Cette thèse s'intéresse en première partie aux SEU. Elle aborde la question de la réalisation de bascules durcies au niveau composant, aptes à être rapidement substituées, en production, aux bascules standard des bibliothèques de cellules, avec pour perspective la réalisation de bibliothèques robustes. La deuxième partie est dédiée à l'étude du phénomène de SET et de sa propagation dans un système. Elle met en évidence la nécessité de prendre en compte un terme correctif au cours de cette propagation, terme corrélé à la nature de la porte concernée. Une modélisation du phénomène est développée et conduit à des critères d'établissement et de transit. Validés par des tests radiatifs sur prototype, ils permettent d'anticiper la vulnérabilité des circuits.
The drastic shrinking of size in electronic devices increases the vulnerability of integrated systems to external disturbances (particles and radiation) by making them sensitive to both Single Event Upset (SEU) and Single Event Transients (SET). The circuit protection against these effects can not became exclusively the concern of peculiar designers involved in the hardening of circuits submitted to harsh environment (like space or nuclear surroundings). The robust designs must be adapted to new efficiency and reliability constraints linked to their use in critical commercial applications even at ground level. CAD tools brought into these problems have to consider them by enabling a fast evaluation of circuit sensitivity and then proposing hardened solutions adapted to these new constraints. The drastic shrinking of size in electronic devices increases the vulnerability of integrated systems to external disturbances (particles and radiation) by making them sensitive to both Single Event Upset (SEU) and Single Event Transients (SET). The circuit protection against these effects can not became exclusively the concern of peculiar designers involved in the hardening of circuits submitted to harsh environment (like space or nuclear surroundings). The robust designs must be adapted to new efficiency and reliability constraints linked to their use in critical commercial applications even at ground level. CAD tools brought into these problems have to consider them by enabling a fast evaluation of circuit sensitivity and then proposing hardened solutions adapted to these new constraints.Directeur(s) de thèse : ROCHE F. Président du jury : FOUILLAT P. Rapporteur(s) : SONZA-REORDA M. Examinateur(s) : NOUET P.;NICOLAIDIS M.;PIGNOL M. Date de soutenance : 17/12/2004 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-04 / 11681 Non renseigné THESES NON CLASSES Disponible
Titre : Etude de Faisabilité d'un Micro-Contrôleur de très Haute Sécurité Type de document : texte imprimé Auteurs : G. CHAUMONTET, Auteur Année de publication : 1990 Langues : Français (fre) Tags : TEST CIRCUIT FIABILITE CIRCUITS AUTO-CONTROLABLES TEST EN-LIGNE TEST HORS-LIGNE SCHEMA UBIST MICRO-CONTROLEUR SIGNALISATION FERROVIAIRE STRONGLY FAIL SAFE HYPOTHESE DE PANNE DUPLICATION SORTIES FREQUENCE Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 90092 Président du jury : VERDONE M. Rapporteur(s) : COURTOIS B.;GREINER A.;GRUERE Y.;NICOLAIDIS M.;TEIXEIRA J.P. Date de soutenance : 26/10/1990 Etude de Faisabilité d'un Micro-Contrôleur de très Haute Sécurité [texte imprimé] / G. CHAUMONTET, Auteur . - 1990.
Langues : Français (fre)
Tags : TEST CIRCUIT FIABILITE CIRCUITS AUTO-CONTROLABLES TEST EN-LIGNE TEST HORS-LIGNE SCHEMA UBIST MICRO-CONTROLEUR SIGNALISATION FERROVIAIRE STRONGLY FAIL SAFE HYPOTHESE DE PANNE DUPLICATION SORTIES FREQUENCE Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 90092 Président du jury : VERDONE M. Rapporteur(s) : COURTOIS B.;GREINER A.;GRUERE Y.;NICOLAIDIS M.;TEIXEIRA J.P. Date de soutenance : 26/10/1990 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-83 / 3443 Papier THESES MICRO-ELECTRONIQUE Disponible
