19 résultat(s) recherche sur le tag 'modélisation'

Coloured Petri Nets - Modelling and Validation of Concurrent Systems / K. JENSEN

Public ISBD Titre : Coloured Petri Nets - Modelling and Validation of Concurrent Systems Type de document : texte imprimé Auteurs : K. JENSEN, Auteur ; L.M. KRISTENSEN, Auteur Editeur : Springer Année de publication : 2009 Importance : 384 p. ISBN/ISSN/EAN : 978-3-642-00283-0 Langues : Inconnue (und) Tags : MODELISATION  RESEAU DE PETRI LOTS COLORE  MACHINE A ETATS FINIS Index. décimale : A2 A2 - Automatique Discrète - Informatique Industrielle Coloured Petri Nets - Modelling and Validation of Concurrent Systems [texte imprimé] / K. JENSEN, Auteur ; L.M. KRISTENSEN, Auteur . - [S.l.] : Springer, 2009 . - 384 p. ISBN : 978-3-642-00283-0 Langues : Inconnue (und) Tags : MODELISATION  RESEAU DE PETRI LOTS COLORE  MACHINE A ETATS FINIS Index. décimale : A2 A2 - Automatique Discrète - Informatique Industrielle

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
A2 / 13855	Papier	OUVRAGES	ROBOTIQUE		Emprunté par: Karen Godary Sorti jusqu'au 22/05/2011

Modélisation des Systèmes de Production à Haute Cadence Multiproduits par Réseau de Petri Lots Coloré / M. CARADEC

Public ISBD Titre : Modélisation des Systèmes de Production à Haute Cadence Multiproduits par Réseau de Petri Lots Coloré Type de document : texte imprimé Auteurs : M. CARADEC, Auteur Année de publication : 1998 Langues : Français (fre) Tags : MODELISATION  RESEAU DE PETRI LOTS COLORE  SYSTEMES HYBRIDES  GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Note de contenu : 6341 idem (suppr) Directeur(s) de thèse : PRUNET F. Président du jury : ALLA H. Rapporteur(s) : VALETTE R. Examinateur(s) : DEMONDOGIN I.;BERSOULLE F. Date de soutenance : 25/09/1998 Modélisation des Systèmes de Production à Haute Cadence Multiproduits par Réseau de Petri Lots Coloré [texte imprimé] / M. CARADEC, Auteur . - 1998. Langues : Français (fre) Tags : MODELISATION  RESEAU DE PETRI LOTS COLORE  SYSTEMES HYBRIDES  GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Note de contenu : 6341 idem (suppr) Directeur(s) de thèse : PRUNET F. Président du jury : ALLA H. Rapporteur(s) : VALETTE R. Examinateur(s) : DEMONDOGIN I.;BERSOULLE F. Date de soutenance : 25/09/1998

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-98 / 6343	Papier	THESES	NON CLASSES		Disponible

ACSY-R: Un Modèle pour l'Analyse, la Spécification et la Simulation de la Commande de Systèmes Discrets Complexes Répartis / V. CHAPURLAT

Public ISBD Titre : ACSY-R: Un Modèle pour l'Analyse, la Spécification et la Simulation de la Commande de Systèmes Discrets Complexes Répartis Type de document : texte imprimé Auteurs : V. CHAPURLAT, Auteur Année de publication : 1994 Langues : Français (fre) Tags : SYSTEMES AUTOMATISES DE PRODUCTION  GENIE AUTOMATIQUE  MODELISATION  GRAFCET  RESEAUX DE PETRI INTERPRETES  SYSTEMES REPARTIS  SYSTEMES DISTRIBUES  GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : PRUNET F. Président du jury : TAHON C. Rapporteur(s) : DESCOTES-GENON B. Examinateur(s) : LHOSTE P.;CALLET J.P. Date de soutenance : 29/09/1994 ACSY-R: Un Modèle pour l'Analyse, la Spécification et la Simulation de la Commande de Systèmes Discrets Complexes Répartis [texte imprimé] / V. CHAPURLAT, Auteur . - 1994. Langues : Français (fre) Tags : SYSTEMES AUTOMATISES DE PRODUCTION  GENIE AUTOMATIQUE  MODELISATION  GRAFCET  RESEAUX DE PETRI INTERPRETES  SYSTEMES REPARTIS  SYSTEMES DISTRIBUES  GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : PRUNET F. Président du jury : TAHON C. Rapporteur(s) : DESCOTES-GENON B. Examinateur(s) : LHOSTE P.;CALLET J.P. Date de soutenance : 29/09/1994

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-94 / 5265	Papier	THESES	NON CLASSES		Disponible

Apports à l'Acquisition Interactive de Connaissances Contextuelles : SAPIENS, Un Système pour la Translittération de Textes Hiéroglyphiques / S. BILLET-COAT

Public ISBD Titre : Apports à l'Acquisition Interactive de Connaissances Contextuelles : SAPIENS, Un Système pour la Translittération de Textes Hiéroglyphiques Type de document : texte imprimé Auteurs : S. BILLET-COAT, Auteur Année de publication : 1995 Langues : Français (fre) Tags : INTELLIGENCE ARTIFICIELLE  ACQUISITION DE CONNAISSANCES  MODELISATION  INTERACTION HOMME-MACHINE  ARCHITECTURE MULTI-AGENTS  REVISION DE CONNAISSANCES  METHODOLOGIE KADS Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : HERIN-AIME D. Président du jury : SALLANTIN J. Rapporteur(s) : PRINCE V.;BREUKER J.;VERGNIEUX R. Examinateur(s) : JOAB M.;GONDRAN M. Date de soutenance : 12/12/1995 Apports à l'Acquisition Interactive de Connaissances Contextuelles : SAPIENS, Un Système pour la Translittération de Textes Hiéroglyphiques [texte imprimé] / S. BILLET-COAT, Auteur . - 1995. Langues : Français (fre) Tags : INTELLIGENCE ARTIFICIELLE  ACQUISITION DE CONNAISSANCES  MODELISATION  INTERACTION HOMME-MACHINE  ARCHITECTURE MULTI-AGENTS  REVISION DE CONNAISSANCES  METHODOLOGIE KADS Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : HERIN-AIME D. Président du jury : SALLANTIN J. Rapporteur(s) : PRINCE V.;BREUKER J.;VERGNIEUX R. Examinateur(s) : JOAB M.;GONDRAN M. Date de soutenance : 12/12/1995

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-95 / 5611	Papier	THESES	INFORMATIQUE		Disponible

Conception Faible Puissance : Définition d'un Macro-Modèle de Puissance Interne dans les Structures CMOS Submicroniques / Sandra TURGIS

Public ISBD Titre : Conception Faible Puissance : Définition d'un Macro-Modèle de Puissance Interne dans les Structures CMOS Submicroniques Type de document : texte imprimé Auteurs : Sandra TURGIS, Auteur Année de publication : 1996 Langues : Français (fre) Tags : CMOS  SUBMICRONIQUE  MODELISATION  OPTIMISATION  PUISSANCE INTERNE  ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : AUVERGNE D Président du jury : ROBERT M. Rapporteur(s) : PIGUET C.;FIGUERAS J. Examinateur(s) : MEDULLA G.;AZEMARD N. Date de soutenance : 30/09/1996 Conception Faible Puissance : Définition d'un Macro-Modèle de Puissance Interne dans les Structures CMOS Submicroniques [texte imprimé] / Sandra TURGIS, Auteur . - 1996. Langues : Français (fre) Tags : CMOS  SUBMICRONIQUE  MODELISATION  OPTIMISATION  PUISSANCE INTERNE  ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Directeur(s) de thèse : AUVERGNE D Président du jury : ROBERT M. Rapporteur(s) : PIGUET C.;FIGUERAS J. Examinateur(s) : MEDULLA G.;AZEMARD N. Date de soutenance : 30/09/1996

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-96 / 5834	Papier	THESES	NON CLASSES		Disponible

Construction par Apprentissage de Modèles d'Objets Complexes, / VILLARREAL FERNANDEZ

Public ISBD Titre : Construction par Apprentissage de Modèles d'Objets Complexes, Type de document : texte imprimé Auteurs : VILLARREAL FERNANDEZ, Auteur Année de publication : 1989 Langues : Français (fre) Tags : APPRENTISSAGE AUTOMATIQUE  MODELISATION  REPLIEMENT DES PROTEINES  SYSTEMES A BASE DE CONNAISSANCES  INTELLIGENCE ARTIFICIELLE Index. décimale : THE Thèses de doctorat Note de contenu : CRIM TH020 Président du jury : HABIB M. Rapporteur(s) : MELONI H.;QUINQUETON J. Examinateur(s) : SALLANTIN J.;HAIECH J.;DIDAY E. Date de soutenance : 19/04/1989 Construction par Apprentissage de Modèles d'Objets Complexes, [texte imprimé] / VILLARREAL FERNANDEZ, Auteur . - 1989. Langues : Français (fre) Tags : APPRENTISSAGE AUTOMATIQUE  MODELISATION  REPLIEMENT DES PROTEINES  SYSTEMES A BASE DE CONNAISSANCES  INTELLIGENCE ARTIFICIELLE Index. décimale : THE Thèses de doctorat Note de contenu : CRIM TH020 Président du jury : HABIB M. Rapporteur(s) : MELONI H.;QUINQUETON J. Examinateur(s) : SALLANTIN J.;HAIECH J.;DIDAY E. Date de soutenance : 19/04/1989

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-89 / 1956	Papier	THESES	INFORMATIQUE		Disponible

Contribution à la Génération Automatique des Structures CMOS : Détermination des Critères de Dimensionnement Optimal / N. AZEMARD

Public ISBD Titre : Contribution à la Génération Automatique des Structures CMOS : Détermination des Critères de Dimensionnement Optimal Type de document : texte imprimé Auteurs : N. AZEMARD, Auteur Année de publication : 1990 Langues : Français (fre) Tags : V.L.S.I.  CIRCUIT  OPTIMISATION  TECHNOLOGIE CMOS  TEMPS DE PROPAGATION  VITESSE  SURFACE  MODELISATION  SIMULATION  COMPOSANTS, SIGNAUX ET SYSTEMES Index. décimale : THE Thèses de doctorat Président du jury : WEINFELD M. Examinateur(s) : AUVERGNE D.;CAMBON G.;DESCHACHT D.;FREHEL J. Date de soutenance : 28/03/1990 Contribution à la Génération Automatique des Structures CMOS : Détermination des Critères de Dimensionnement Optimal [texte imprimé] / N. AZEMARD, Auteur . - 1990. Langues : Français (fre) Tags : V.L.S.I.  CIRCUIT  OPTIMISATION  TECHNOLOGIE CMOS  TEMPS DE PROPAGATION  VITESSE  SURFACE  MODELISATION  SIMULATION  COMPOSANTS, SIGNAUX ET SYSTEMES Index. décimale : THE Thèses de doctorat Président du jury : WEINFELD M. Examinateur(s) : AUVERGNE D.;CAMBON G.;DESCHACHT D.;FREHEL J. Date de soutenance : 28/03/1990

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-90 / 3365	Papier	THESES	NON CLASSES		Disponible

Contribution à l'Optimisation d'un Flot de Conception Submicronique à Base de Cellules Pré-Caractérisées / F. PICOT 

Public ISBD Titre : Contribution à l'Optimisation d'un Flot de Conception Submicronique à Base de Cellules Pré-Caractérisées Type de document : texte imprimé Auteurs : F. PICOT, Auteur Année de publication : 2002 Langues : Français (fre) Tags : CMOS  CONCEPTION ANALOGIQUE D'ASIC  DIAPHONIE  CMOS  ASIC  MODELISATION  MODULES DE CARACTERISATION  INTERCONNEXIONS  DIAPHONIE  PHENOMENE D'ANTENNE  PROCEDE DE FABRICATION  CMOS  ASIC  MODELING  CHARACTERIZATION STRUCTURES  INTERCONNECTIONS  CROSSTALK  ANTENNA PHENOMENON  PROCESS  ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Résumé : Le développement rapide vers des technologies CMOS fortement submicroniques permet de réaliser des circuits VLSI (Very Large Scale Integrationle) composés de plusieurs millions de transistors. Bénéficiant de cette avancée, les circuits intégrés à application spécifique (ASICs) sont devenus incontournables sur le marché de la microélectronique. Le travail présenté dans ce mémoire vise à améliorer certaines étapes d'un flot de conception à base de cellules pré- caractérisées. Nous nous intéressons, dans un premier temps, à la conception de cellules à travers l'optimisation de la précision du modèle des transistors à l'aide d'une analyse dynamique des performances de ces transistors. Nous utilisons alors des structures de test spécifiques à base d'oscillateurs en anneau. L'analyse est ensuite complétée par une étude des éléments capacitifs parasites d'une cellule. Toutes les structures sont alors regroupées dans un circuit de référence dont l'utilisation s'étend principalement à la qualification d'un procédé de fabrication. La deuxième partie du mémoire concerne l'analyse des interconnexions au niveau circuit. Une première étude consiste à évaluer la précision de l'outil d'extraction des parasites. Nous nous intéressons ensuite au phénomène de diaphonie lié aux interconnexions. Après avoir présenté une modélisation de ce phénomène, nous avons élaboré une structure de mesure permettant de caractériser sur silicium le phénomène de diaphonie. Pour finir, nous présentons un autre phénomène lié aux interconnexions, le phénomène d'antenne. La dernière partie de ce mémoire détaille l' étape de qualification d'un procédé de fabrication. The fast development towards deep submicronic CMOS technology makes it possible to design VLSI circuits (Very Large Scale Integration) composed of several million of transistors. According to this progress, the Application Specific Integrated Circuits (ASICs) have become indispensible on the microelectronics market. The objective of the work presented in this thesis is to improve certain stages of a cell-based Design Flow. As a first step, the model accuracy of transistor for the cell design is optimised with the aid of dynamic analysis of the transistor performance. Specific test structures based on ring oscillators are used. The analysis is then completed by a study of parasitic capacitances at a cell level. All the structures are then included in the reference circuit whose the use extends mainly to process qualification. The second part of the thesis relates to the analysis of interconnections at the circuit level. A first study consists of evaluating the parasitic extraction accuracy of the tool used in the design flow. Then, the crosstalk related to the interconnections is analysed. After having presented a model of this phenomenon, we have worked out a structure allowing us to characterise the on-silicon cross-talk signal. Finally, we present another phenomenon related to interconnections, the antenna phenomenon ("Plasma Process induced Degradation"). The last part of this thesis details the process qualification stage. Directeur(s) de thèse : AUVERGNE D. Président du jury : CAMBON G. Rapporteur(s) : CHANTE J.P.;SICARD E. Examinateur(s) : COLL P.;NOUET P. Date de soutenance : 12/12/2002 Contribution à l'Optimisation d'un Flot de Conception Submicronique à Base de Cellules Pré-Caractérisées [texte imprimé] / F. PICOT, Auteur . - 2002. Langues : Français (fre) Tags : CMOS  CONCEPTION ANALOGIQUE D'ASIC  DIAPHONIE  CMOS  ASIC  MODELISATION  MODULES DE CARACTERISATION  INTERCONNEXIONS  DIAPHONIE  PHENOMENE D'ANTENNE  PROCEDE DE FABRICATION  CMOS  ASIC  MODELING  CHARACTERIZATION STRUCTURES  INTERCONNECTIONS  CROSSTALK  ANTENNA PHENOMENON  PROCESS  ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Résumé : Le développement rapide vers des technologies CMOS fortement submicroniques permet de réaliser des circuits VLSI (Very Large Scale Integrationle) composés de plusieurs millions de transistors. Bénéficiant de cette avancée, les circuits intégrés à application spécifique (ASICs) sont devenus incontournables sur le marché de la microélectronique. Le travail présenté dans ce mémoire vise à améliorer certaines étapes d'un flot de conception à base de cellules pré- caractérisées. Nous nous intéressons, dans un premier temps, à la conception de cellules à travers l'optimisation de la précision du modèle des transistors à l'aide d'une analyse dynamique des performances de ces transistors. Nous utilisons alors des structures de test spécifiques à base d'oscillateurs en anneau. L'analyse est ensuite complétée par une étude des éléments capacitifs parasites d'une cellule. Toutes les structures sont alors regroupées dans un circuit de référence dont l'utilisation s'étend principalement à la qualification d'un procédé de fabrication. La deuxième partie du mémoire concerne l'analyse des interconnexions au niveau circuit. Une première étude consiste à évaluer la précision de l'outil d'extraction des parasites. Nous nous intéressons ensuite au phénomène de diaphonie lié aux interconnexions. Après avoir présenté une modélisation de ce phénomène, nous avons élaboré une structure de mesure permettant de caractériser sur silicium le phénomène de diaphonie. Pour finir, nous présentons un autre phénomène lié aux interconnexions, le phénomène d'antenne. La dernière partie de ce mémoire détaille l' étape de qualification d'un procédé de fabrication. The fast development towards deep submicronic CMOS technology makes it possible to design VLSI circuits (Very Large Scale Integration) composed of several million of transistors. According to this progress, the Application Specific Integrated Circuits (ASICs) have become indispensible on the microelectronics market. The objective of the work presented in this thesis is to improve certain stages of a cell-based Design Flow. As a first step, the model accuracy of transistor for the cell design is optimised with the aid of dynamic analysis of the transistor performance. Specific test structures based on ring oscillators are used. The analysis is then completed by a study of parasitic capacitances at a cell level. All the structures are then included in the reference circuit whose the use extends mainly to process qualification. The second part of the thesis relates to the analysis of interconnections at the circuit level. A first study consists of evaluating the parasitic extraction accuracy of the tool used in the design flow. Then, the crosstalk related to the interconnections is analysed. After having presented a model of this phenomenon, we have worked out a structure allowing us to characterise the on-silicon cross-talk signal. Finally, we present another phenomenon related to interconnections, the antenna phenomenon ("Plasma Process induced Degradation"). The last part of this thesis details the process qualification stage. Directeur(s) de thèse : AUVERGNE D. Président du jury : CAMBON G. Rapporteur(s) : CHANTE J.P.;SICARD E. Examinateur(s) : COLL P.;NOUET P. Date de soutenance : 12/12/2002

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-02 / 7661	Papier	THESES	NON CLASSES		Disponible

Documents numériques

Fichier (PDF) URL

Contribution à l'Optimisation de Performances des Références de Tension Bandgap / W. RAHAJANDRAIBE

Public ISBD Titre : Contribution à l'Optimisation de Performances des Références de Tension Bandgap Type de document : texte imprimé Auteurs : W. RAHAJANDRAIBE, Auteur Année de publication : 2002 Langues : Français (fre) Tags : CONCEPTION ANALOGIQUE  BANDGAP  MODELISATION  CONCEPTION ANALOGIQUE  BANDGAP  MODELISATION  CARACTERISATION  FAIBLE CONSOMMATION . PERFORMANCES IMPROVEMENT CONTRIBUTION TO BANDGAP REFERENCE VOLTAGE  ANALOG DESIGN  BANDGAP  MODELING  CHARACTERIZATION  LOW POWER  ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Résumé : L'optimisation de performances des circuits analogiques de nouvelle génération nécessite désormais la mise en oeuvre de nouvelles méthodes de conception. Par ailleurs, afin de concevoir des modules électroniques puis des systèmes électroniques fiables, les progrès technologiques qu'ont connu l'intégration des composants microélectroniques durant la dernière décennie (technologies 0,18m, 0,13m, etc.) doivent s'accompagner d'une modélisation exacte des phénomènes électroniques mis en jeu permettant une évaluation avec une précision suffisante des performances des composants qui seront par la suite envoyés en fabrication. Nous avons développé une méthodologie originale qui allie à la conception une caractérisation précise des paramètres technologiques clés. Nous avons proposé une technique de caractérisation qui tient compte du niveau de polarisation réel des composants sur puce et une extraction des paramètres directement sur le circuit en fonctionnement. Des cellules de test spécifiques basées sur l'architecture d'une référence de tension "bandgap" (BGR) ont été conçues. Implantées sur une technologie BiCMOS (HF2 puis HF4CMOS de STMicroelectronics), ces cellules ont permis de valider les méthodes proposées, puis de déterminer les conditions d'amélioration des performances à très faible courant du circuit final. Une BGR ultra faible consommation (quelques µW) et de grande stabilité en température (5 à 10 ppm/°C) a été conçue avec ces technologies. New design methods are, from now, required for the new generation of the standard analog circuit. Moreover, in order to design electronic modules then reliable electronic systems, the technological progress of the microelectronic component integration during the last decade (0,18m, 0,13m process, etc.) have to come with a good electronic phenomenon modeling allowing an accurate performance evaluation of the components before the manufacturing. We developped an original methodology that combines with the design ressources an accurate determination of the key process parameters. We proposed a new characterization technic that considers the actual on chip components voltage bias, and parameters extraction directly on the operating circuit. Specific test cells based on the bandgap reference (BGR) architecture have been designed. Implemented on a STMicroelectronics BiCMOS process (HF2 then HF4CMOS), these cells allow to validate the proposed method and to determine the improvement conditions at very low current of the final design. An ultra low power (a few µW) very high temperature stability (5 to 10 ppm/°C) BGR has been designed with these technologies. Directeur(s) de thèse : AUVERGNE D. Président du jury : DUFAZA C. Rapporteur(s) : BOUCHAKOUR R.;LOUMEAU P. Examinateur(s) : CIALDELLA B.;MAJOUX B. Invité(s) : CHOWDHURY V. Date de soutenance : 27/11/2002 Contribution à l'Optimisation de Performances des Références de Tension Bandgap [texte imprimé] / W. RAHAJANDRAIBE, Auteur . - 2002. Langues : Français (fre) Tags : CONCEPTION ANALOGIQUE  BANDGAP  MODELISATION  CONCEPTION ANALOGIQUE  BANDGAP  MODELISATION  CARACTERISATION  FAIBLE CONSOMMATION . PERFORMANCES IMPROVEMENT CONTRIBUTION TO BANDGAP REFERENCE VOLTAGE  ANALOG DESIGN  BANDGAP  MODELING  CHARACTERIZATION  LOW POWER  ELECTRONIQUE, OPTRONIQUE ET SYSTEMES Index. décimale : THE Thèses de doctorat Résumé : L'optimisation de performances des circuits analogiques de nouvelle génération nécessite désormais la mise en oeuvre de nouvelles méthodes de conception. Par ailleurs, afin de concevoir des modules électroniques puis des systèmes électroniques fiables, les progrès technologiques qu'ont connu l'intégration des composants microélectroniques durant la dernière décennie (technologies 0,18m, 0,13m, etc.) doivent s'accompagner d'une modélisation exacte des phénomènes électroniques mis en jeu permettant une évaluation avec une précision suffisante des performances des composants qui seront par la suite envoyés en fabrication. Nous avons développé une méthodologie originale qui allie à la conception une caractérisation précise des paramètres technologiques clés. Nous avons proposé une technique de caractérisation qui tient compte du niveau de polarisation réel des composants sur puce et une extraction des paramètres directement sur le circuit en fonctionnement. Des cellules de test spécifiques basées sur l'architecture d'une référence de tension "bandgap" (BGR) ont été conçues. Implantées sur une technologie BiCMOS (HF2 puis HF4CMOS de STMicroelectronics), ces cellules ont permis de valider les méthodes proposées, puis de déterminer les conditions d'amélioration des performances à très faible courant du circuit final. Une BGR ultra faible consommation (quelques µW) et de grande stabilité en température (5 à 10 ppm/°C) a été conçue avec ces technologies. New design methods are, from now, required for the new generation of the standard analog circuit. Moreover, in order to design electronic modules then reliable electronic systems, the technological progress of the microelectronic component integration during the last decade (0,18m, 0,13m process, etc.) have to come with a good electronic phenomenon modeling allowing an accurate performance evaluation of the components before the manufacturing. We developped an original methodology that combines with the design ressources an accurate determination of the key process parameters. We proposed a new characterization technic that considers the actual on chip components voltage bias, and parameters extraction directly on the operating circuit. Specific test cells based on the bandgap reference (BGR) architecture have been designed. Implemented on a STMicroelectronics BiCMOS process (HF2 then HF4CMOS), these cells allow to validate the proposed method and to determine the improvement conditions at very low current of the final design. An ultra low power (a few µW) very high temperature stability (5 to 10 ppm/°C) BGR has been designed with these technologies. Directeur(s) de thèse : AUVERGNE D. Président du jury : DUFAZA C. Rapporteur(s) : BOUCHAKOUR R.;LOUMEAU P. Examinateur(s) : CIALDELLA B.;MAJOUX B. Invité(s) : CHOWDHURY V. Date de soutenance : 27/11/2002

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-02 / 7442	Papier	THESES	NON CLASSES		Disponible

Documents numériques

Partie 1 (PDF) URL	Partie 2 (PDF) URL	Partie 3 (PDF) URL
Partie 4 (PDF) URL	Partie 5 (PDF) URL	Partie 6 (PDF) URL
Partie 7 (PDF) URL

Contribution au Test des Circuits Intégrés Logiques / CAILLAT

Public ISBD Titre : Contribution au Test des Circuits Intégrés Logiques Type de document : texte imprimé Auteurs : CAILLAT, Auteur Langues : Français (fre) Tags : TEST  CIRCUIT  LOGIQUE  MODELISATION Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 76058 Contribution au Test des Circuits Intégrés Logiques [texte imprimé] / CAILLAT, Auteur . - [s.d.]. Langues : Français (fre) Tags : TEST  CIRCUIT  LOGIQUE  MODELISATION Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 76058

Réservation

Réserver ce document

Exemplaires

Cote	Support	Localisation	Section	Notes	Disponibilité
THE-76 / 2407	Non renseigné	THESES	NON CLASSES		Disponible