A partir de cette page vous pouvez :
| Retourner au premier écran avec les dernières notices... |
Résultat de la recherche
17 résultat(s) recherche sur le tag 'parallelisme'
Affiner la recherche Interroger des sources externesAlgorithmique parallèle
Titre : Algorithmique parallèle Type de document : texte imprimé Auteurs : Michel Cosnard, Directeur de publication ; Maurice Nivat (1937-....), Directeur de publication ; Yves Robert (1958-....), Directeur de publication Editeur : Paris : Masson Année de publication : 1992 Collection : Etudes et recherches en informatique, ISSN 0763-2770 Importance : XVII-379 p. Présentation : ill., couv. ill. Format : 24 cm ISBN/ISSN/EAN : 978-2-225-82816-4 Prix : 260 F Note générale : Réunit des textes en français et en anglais présentés à la 20e Ecole de printemps du LITP, Sables-d'Or-les-Pins, mai 1992
Notes bibliogr.Langues : Français (fre) Tags : Parallélisme Algorithmes Index. décimale : I2 I2 - Langages, Programmation Algorithmique parallèle [texte imprimé] / Michel Cosnard, Directeur de publication ; Maurice Nivat (1937-....), Directeur de publication ; Yves Robert (1958-....), Directeur de publication . - Masson, 1992 . - XVII-379 p. : ill., couv. ill. ; 24 cm. - (Etudes et recherches en informatique, ISSN 0763-2770) .
ISBN : 978-2-225-82816-4 : 260 F
Réunit des textes en français et en anglais présentés à la 20e Ecole de printemps du LITP, Sables-d'Or-les-Pins, mai 1992
Notes bibliogr.
Langues : Français (fre)
Tags : Parallélisme Algorithmes Index. décimale : I2 I2 - Langages, Programmation Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité I2 / 12105 Papier OUVRAGES INFORMATIQUE Disponible
Titre : Parallel Processor Systems Technologies and Applications Type de document : texte imprimé Auteurs : L.C. HOBBS, Auteur Année de publication : 1970 Langues : Inconnue (und) Tags : PARALLELISME SYSTEME PROGRAMMATION Index. décimale : E2 E2 - Architecture Matérielle, synthèse VHDL Parallel Processor Systems Technologies and Applications [texte imprimé] / L.C. HOBBS, Auteur . - 1970.
Langues : Inconnue (und)
Tags : PARALLELISME SYSTEME PROGRAMMATION Index. décimale : E2 E2 - Architecture Matérielle, synthèse VHDL Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité E2 / 2115 Papier OUVRAGES MICRO-ELECTRONIQUE Disponible
Titre : Parallelism in Hardware and Software : Real and Apparent Concurrency Type de document : texte imprimé Auteurs : LORIN, Auteur Editeur : Prentice Hall Année de publication : 1972 Langues : Inconnue (und) Tags : PARALLELISME LOGICIEL CALCULATEUR MATERIEL Index. décimale : E2 E2 - Architecture Matérielle, synthèse VHDL Parallelism in Hardware and Software : Real and Apparent Concurrency [texte imprimé] / LORIN, Auteur . - [S.l.] : Prentice Hall, 1972.
Langues : Inconnue (und)
Tags : PARALLELISME LOGICIEL CALCULATEUR MATERIEL Index. décimale : E2 E2 - Architecture Matérielle, synthèse VHDL Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité E2 / 2187 Papier OUVRAGES MICRO-ELECTRONIQUE Disponible
Titre : Vectorisation et Parallélisation d'Algorithmes Numériques Type de document : texte imprimé Auteurs : DUNYACH, Auteur Langues : Français (fre) Tags : PARALLELISME ALGORITHME NUMERIQUE Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 84043 Vectorisation et Parallélisation d'Algorithmes Numériques [texte imprimé] / DUNYACH, Auteur . - [s.d.].
Langues : Français (fre)
Tags : PARALLELISME ALGORITHME NUMERIQUE Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 84043 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-84 / 2814 Non renseigné THESES NON CLASSES Disponible
Titre : An Abstract Machine Based Execution Model for Computer Architecture Design and Efficient Implementation of Logic Programs in Parallel Type de document : texte imprimé Auteurs : HERMENEGILDO, Auteur Langues : Français (fre) Tags : ARCHITECTURE CONCEPTION PARALLELISME LOGIQUE Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 86099 An Abstract Machine Based Execution Model for Computer Architecture Design and Efficient Implementation of Logic Programs in Parallel [texte imprimé] / HERMENEGILDO, Auteur . - [s.d.].
Langues : Français (fre)
Tags : ARCHITECTURE CONCEPTION PARALLELISME LOGIQUE Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 86099 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-86 / 3024 Non renseigné THESES NON CLASSES Disponible
Titre : Architecture et Validation Comportementale en VHDL d'un Calculateur Parallèle Dédié à la Vision Type de document : texte imprimé Auteurs : T. COLLETTE, Auteur Année de publication : 1992 Langues : Français (fre) Tags : V.L.S.I. SIMULATION ARCHITECTURE VISION TRAITEMENT D'IMAGES DE MOYEN NIVEAU PARALLELISME RESEAU MULTIPROCESSEUR SIMULATION COMPORTEMENTALE CONCEPTION ELECTRONIQUE SIMD VHDL SYMPATI Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 92031 Président du jury : BASILLE J.L. Rapporteur(s) : GALLICE J.;LANDRAULT C. Examinateur(s) : COURTOIS B.;GUYOT A.;JUVIN D.;KAISER J. Date de soutenance : 14/09/1992 Architecture et Validation Comportementale en VHDL d'un Calculateur Parallèle Dédié à la Vision [texte imprimé] / T. COLLETTE, Auteur . - 1992.
Langues : Français (fre)
Tags : V.L.S.I. SIMULATION ARCHITECTURE VISION TRAITEMENT D'IMAGES DE MOYEN NIVEAU PARALLELISME RESEAU MULTIPROCESSEUR SIMULATION COMPORTEMENTALE CONCEPTION ELECTRONIQUE SIMD VHDL SYMPATI Index. décimale : THE Thèses de doctorat Note de contenu : LAMM 92031 Président du jury : BASILLE J.L. Rapporteur(s) : GALLICE J.;LANDRAULT C. Examinateur(s) : COURTOIS B.;GUYOT A.;JUVIN D.;KAISER J. Date de soutenance : 14/09/1992 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-92 / 3625 Papier THESES MICRO-ELECTRONIQUE Disponible 
Titre : Architectures des Accélérateurs de Traitement Flexibles pour les Systèmes sur Puce Type de document : texte imprimé Auteurs : P. BENOIT, Auteur Année de publication : 2004 Langues : Français (fre) Tags : SYSTEMES SUR PUCE MICROPROCESSEUR DSP ARCHITECTURE RECONFIGURABLE GRANULARITE TRAITEMENT DU SIGNAL TRAITEMENT D'IMAGES ADEQUATION ALGORITHME ARCHITECTURE METRIQUES PARALLELISME MULTIPLEXAGE MATERIEL SYSTEMES SUR PUCE MICROPROCESSEUR DSP ARCHITECTURE RECONFIGURABLE GRANULARITE TRAITEMENT DU SIGNAL ET DES IMAGES ADEQUATION ALGORITHME ARCHITECTURE METRIQUES PARALLELISME MULTIPLEXAGE MATERIEL SYSTEMS ON CHIP MICROPROCESSOR DSP RECONFIGURABLE ARCHITECTURES GRANULARITY DIGITAL SIGNAL AND IMAGE PROCESSING ALGORITHM ARCHITECTURE MAPPING METRICS PARALLELISM DYNAMIC HARDWARE MULTIPLEXING - ROBERT MICHEL PROFESSEUR D'UNIVERSITE UNIVERSITE MONTPELLIER II - SASSATELLI GILLES CHARGE DE RECHERCHE UNIVERSITE MONTPELLIER II - DEMIGNY DIDIER PROFESSEUR D'UNIVERSITE IUT DE LANNION - GARDA PATRICK PROFESSEUR D'UNIVERSITE UNIVERSITE PIERRE ET MARIE CURIE PARIS - SENTIEYS OLIVIER PROFESSEUR D'UNIVERSITE ENSSAT LANNION - CAMBON GASTON PROFESSEUR D'UNIVERSITE UNIVERSITE MONTPELLIER II - TORRES LIONEL MAITRE DE CONFERENCES UNIVERSITE MONTPELLIER II GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Les systèmes sur puce intègrent sur un même substrat de silicium l'ensemble des organes nécessaires à la prise en charge des différentes fonctionnalités du système. Pour la partie dédiée aux traitements numériques, le microprocesseur central est souvent déchargé des applications critiques (traitement du signal et des images en général) par un accélérateur de traitement. C'est par rapport à l'architecture du coprocesseur que se pose la problématique de cette thèse. En effet, de nombreuses approches sont possibles pour ce dernier, et vouloir les comparer s'avère être une tâche complexe. Après avoir fait un état de l'art des différentes solutions architecturales de traitement flexibles, nous proposons un ensemble de métriques dans une optique de caractérisation. Nous illustrons alors notre méthode par la caractérisation et la comparaison d'architectures représentatives de l'état de l'art. Nous montrons que c'est par une exploitation efficace du parallélisme que les coprocesseurs peuvent améliorer significativement leurs performances. Or, malgré de réelles aptitudes, les accélérateurs ne sont pas toujours capables de tirer parti de ce potentiel. C'est pour cela que nous proposons une méthode générale de multiplexage matériel, qui permet d'améliorer les performances par l'exploitation du parallélisme dynamique (boucle et tâches). Par son application à un cas concret, un système baptisé Saturne, nous prouvons que par l'adjonction d'un contrôleur dédié au multiplexage matériel, les performances de l'accélérateur sont quasiment doublées, et ce avec un faible surcoût matériel.
The systems -on-chip integrate on a same silicon die the whole set of cores necessary to handle the various functionalities of the system. For the digital processing part, the central microprocessor is often discharged from the time consuming applications (generally, digital signal processing applications) by a processing accelerator. The thesis problematic stands-on the architecture of this coprocessor. Indeed, many approaches are possible for it, and comparing them is proved to be a complex task. After a state of the art of the various architectural solutions for flexible processing, we propose a whole set of metrics with a perspective of characterization. Then, we illustrate our method by the characterization and the comparison of architectures representative of the state of the art. We show that it is by an effective exploitation of parallelism that the coprocessors can improve significantly their performances. However, in spite of real aptitudes, the accelerators are not always able to benefit from this potential. From this observation, we propose a general method based on hardware multiplexing, allowing effective loop and task parallelism exploitation. By its application to a concrete case, a system named Saturn, we prove that by the addition of a controller dedicated to the hardware multiplexing, the performances of the accelerator are almost doubled, without hardware overcost.Note de contenu : Situation Post-doc : Université de Karlsruhe (Allemagne) Directeur(s) de thèse : ROBERT M. Président du jury : CAMBON G. Rapporteur(s) : GARDA P.;DEMIGNY D. Examinateur(s) : SENTIEYS O.;SASSATELLI G. Invité(s) : TORRES L. Date de soutenance : 11/10/2004 Architectures des Accélérateurs de Traitement Flexibles pour les Systèmes sur Puce [texte imprimé] / P. BENOIT, Auteur . - 2004.
Langues : Français (fre)
Tags : SYSTEMES SUR PUCE MICROPROCESSEUR DSP ARCHITECTURE RECONFIGURABLE GRANULARITE TRAITEMENT DU SIGNAL TRAITEMENT D'IMAGES ADEQUATION ALGORITHME ARCHITECTURE METRIQUES PARALLELISME MULTIPLEXAGE MATERIEL SYSTEMES SUR PUCE MICROPROCESSEUR DSP ARCHITECTURE RECONFIGURABLE GRANULARITE TRAITEMENT DU SIGNAL ET DES IMAGES ADEQUATION ALGORITHME ARCHITECTURE METRIQUES PARALLELISME MULTIPLEXAGE MATERIEL SYSTEMS ON CHIP MICROPROCESSOR DSP RECONFIGURABLE ARCHITECTURES GRANULARITY DIGITAL SIGNAL AND IMAGE PROCESSING ALGORITHM ARCHITECTURE MAPPING METRICS PARALLELISM DYNAMIC HARDWARE MULTIPLEXING - ROBERT MICHEL PROFESSEUR D'UNIVERSITE UNIVERSITE MONTPELLIER II - SASSATELLI GILLES CHARGE DE RECHERCHE UNIVERSITE MONTPELLIER II - DEMIGNY DIDIER PROFESSEUR D'UNIVERSITE IUT DE LANNION - GARDA PATRICK PROFESSEUR D'UNIVERSITE UNIVERSITE PIERRE ET MARIE CURIE PARIS - SENTIEYS OLIVIER PROFESSEUR D'UNIVERSITE ENSSAT LANNION - CAMBON GASTON PROFESSEUR D'UNIVERSITE UNIVERSITE MONTPELLIER II - TORRES LIONEL MAITRE DE CONFERENCES UNIVERSITE MONTPELLIER II GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL Index. décimale : THE Thèses de doctorat Résumé : Les systèmes sur puce intègrent sur un même substrat de silicium l'ensemble des organes nécessaires à la prise en charge des différentes fonctionnalités du système. Pour la partie dédiée aux traitements numériques, le microprocesseur central est souvent déchargé des applications critiques (traitement du signal et des images en général) par un accélérateur de traitement. C'est par rapport à l'architecture du coprocesseur que se pose la problématique de cette thèse. En effet, de nombreuses approches sont possibles pour ce dernier, et vouloir les comparer s'avère être une tâche complexe. Après avoir fait un état de l'art des différentes solutions architecturales de traitement flexibles, nous proposons un ensemble de métriques dans une optique de caractérisation. Nous illustrons alors notre méthode par la caractérisation et la comparaison d'architectures représentatives de l'état de l'art. Nous montrons que c'est par une exploitation efficace du parallélisme que les coprocesseurs peuvent améliorer significativement leurs performances. Or, malgré de réelles aptitudes, les accélérateurs ne sont pas toujours capables de tirer parti de ce potentiel. C'est pour cela que nous proposons une méthode générale de multiplexage matériel, qui permet d'améliorer les performances par l'exploitation du parallélisme dynamique (boucle et tâches). Par son application à un cas concret, un système baptisé Saturne, nous prouvons que par l'adjonction d'un contrôleur dédié au multiplexage matériel, les performances de l'accélérateur sont quasiment doublées, et ce avec un faible surcoût matériel.
The systems -on-chip integrate on a same silicon die the whole set of cores necessary to handle the various functionalities of the system. For the digital processing part, the central microprocessor is often discharged from the time consuming applications (generally, digital signal processing applications) by a processing accelerator. The thesis problematic stands-on the architecture of this coprocessor. Indeed, many approaches are possible for it, and comparing them is proved to be a complex task. After a state of the art of the various architectural solutions for flexible processing, we propose a whole set of metrics with a perspective of characterization. Then, we illustrate our method by the characterization and the comparison of architectures representative of the state of the art. We show that it is by an effective exploitation of parallelism that the coprocessors can improve significantly their performances. However, in spite of real aptitudes, the accelerators are not always able to benefit from this potential. From this observation, we propose a general method based on hardware multiplexing, allowing effective loop and task parallelism exploitation. By its application to a concrete case, a system named Saturn, we prove that by the addition of a controller dedicated to the hardware multiplexing, the performances of the accelerator are almost doubled, without hardware overcost.Note de contenu : Situation Post-doc : Université de Karlsruhe (Allemagne) Directeur(s) de thèse : ROBERT M. Président du jury : CAMBON G. Rapporteur(s) : GARDA P.;DEMIGNY D. Examinateur(s) : SENTIEYS O.;SASSATELLI G. Invité(s) : TORRES L. Date de soutenance : 11/10/2004 Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité THE-04 / 11443 Papier THESES NON CLASSES Disponible Documents numériques
Fichier (PDF)URL
Titre : La Communication et le Temps dans les Réseaux et les Systèmes Répartis Type de document : texte imprimé Auteurs : M. RAYNAL, Auteur Editeur : Eyrolles Année de publication : 1990 Langues : Inconnue (und) Tags : ALGORITHME COORDINATION MULTIPROCESSEUR PARALLELISME Index. décimale : I5 I5 - Systèmes Réseaux La Communication et le Temps dans les Réseaux et les Systèmes Répartis [texte imprimé] / M. RAYNAL, Auteur . - [S.l.] : Eyrolles, 1990.
Langues : Inconnue (und)
Tags : ALGORITHME COORDINATION MULTIPROCESSEUR PARALLELISME Index. décimale : I5 I5 - Systèmes Réseaux Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité I5 / 3560 Papier OUVRAGES INFORMATIQUE Disponible
Titre : Complexity of Computer Computations Type de document : texte imprimé Auteurs : R.E. MILLER, Auteur ; J.W. THATCHER, Auteur Editeur : Plenum Année de publication : 1972 Langues : Inconnue (und) Tags : CALCUL ALGORITHME COMBINATOIRE OPTIMISATION PARALLELISME Index. décimale : I1 I1 - Informatique Théorique Complexity of Computer Computations [texte imprimé] / R.E. MILLER, Auteur ; J.W. THATCHER, Auteur . - [S.l.] : Plenum, 1972.
Langues : Inconnue (und)
Tags : CALCUL ALGORITHME COMBINATOIRE OPTIMISATION PARALLELISME Index. décimale : I1 I1 - Informatique Théorique Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité I1 / 2179 Papier OUVRAGES INFORMATIQUE Disponible
Titre : Du Grafcet aux Réseaux de Petri (2ème Edition Revue et Augmentée) Type de document : texte imprimé Auteurs : R. DAVID, Auteur ; H. ALLA, Auteur Année de publication : 1997 Langues : Inconnue (und) Tags : SIMULATION SEQUENTIEL PETRI PARALLELISME Index. décimale : A2 A2 - Automatique Discrète - Informatique Industrielle Du Grafcet aux Réseaux de Petri (2ème Edition Revue et Augmentée) [texte imprimé] / R. DAVID, Auteur ; H. ALLA, Auteur . - 1997.
Langues : Inconnue (und)
Tags : SIMULATION SEQUENTIEL PETRI PARALLELISME Index. décimale : A2 A2 - Automatique Discrète - Informatique Industrielle Réservation
Réserver ce document
Exemplaires
Cote Support Localisation Section Notes Disponibilité A2 / 3657 Papier OUVRAGES ROBOTIQUE Disponible A2 / 3657-2 Papier OUVRAGES ROBOTIQUE Disponible A2 / 3657-3 Papier OUVRAGES ROBOTIQUE Disponible
