| Titre : | Modélisation de Défauts Paramétriques en vue de Tests Statiques et Dynamiques | | Type de document : | texte imprimé | | Auteurs : | Nicolas HOUARCHE, Auteur | | Année de publication : | 2009 | | Langues : | Français (fre) | | Tags : | TEST ORIENTE DEFAUT TEST DYNAMIQUE MODELISATION ELECTRIQUE PARAMETRES ALEATOIRES GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL | | Index. décimale : | THE Thèses de doctorat | | Résumé : | Avec l'évolution de la densité d'intégration et la forte complexité des procédés de fabrication des circuits intégrés actuels, l'occurrence de défaillances non modélisables par de simples collages devient importante voire prépondérante. Cette thèse s'intéresse particulièrement à des défaillances dues à des défauts physiques. Au niveau du produit final, ces défaillances se traduisent soit par la mise en relation de deux nœuds indépendants dans le circuit sain, soit par la dégradation d'une interconnexion. Deux défauts paramétriques sont étudiés dans cette thèse. Il s'agit des circuits ouverts résistifs et des courts-circuits résistifs. La résistance a priori inconnue de ces défauts est le paramètre prépondérant de leur modélisation. La première partie s'intéresse particulièrement aux circuits ouverts résistifs. A partir d'une analyse électrique approfondie de leur comportement dynamique, un générateur automatique de vecteurs de test (ATPG) et un simulateur de fautes spécifiques sont développés. Dans la seconde partie, ce sont les courts-circuits résistifs qui sont analysés et un modèle mathématique représentant leur comportement dynamique est proposé et validé. | | Directeur(s) de thèse : | RENOVELL M. | | Co-directeur(s) de thèse : | COMTE M. | | Rapporteur(s) : | BECKER B.;LEVEUGLE R. | | Examinateur(s) : | FIGUERAS J.;BERTRAND Y. | | Date de soutenance : | 29/10/2009 |
Modélisation de Défauts Paramétriques en vue de Tests Statiques et Dynamiques [texte imprimé] / Nicolas HOUARCHE, Auteur . - 2009. Langues : Français ( fre) | Tags : | TEST ORIENTE DEFAUT TEST DYNAMIQUE MODELISATION ELECTRIQUE PARAMETRES ALEATOIRES GENIE INFORMATIQUE, AUTOMATIQUE ET TRAITEMENT DU SIGNAL | | Index. décimale : | THE Thèses de doctorat | | Résumé : | Avec l'évolution de la densité d'intégration et la forte complexité des procédés de fabrication des circuits intégrés actuels, l'occurrence de défaillances non modélisables par de simples collages devient importante voire prépondérante. Cette thèse s'intéresse particulièrement à des défaillances dues à des défauts physiques. Au niveau du produit final, ces défaillances se traduisent soit par la mise en relation de deux nœuds indépendants dans le circuit sain, soit par la dégradation d'une interconnexion. Deux défauts paramétriques sont étudiés dans cette thèse. Il s'agit des circuits ouverts résistifs et des courts-circuits résistifs. La résistance a priori inconnue de ces défauts est le paramètre prépondérant de leur modélisation. La première partie s'intéresse particulièrement aux circuits ouverts résistifs. A partir d'une analyse électrique approfondie de leur comportement dynamique, un générateur automatique de vecteurs de test (ATPG) et un simulateur de fautes spécifiques sont développés. Dans la seconde partie, ce sont les courts-circuits résistifs qui sont analysés et un modèle mathématique représentant leur comportement dynamique est proposé et validé. | | Directeur(s) de thèse : | RENOVELL M. | | Co-directeur(s) de thèse : | COMTE M. | | Rapporteur(s) : | BECKER B.;LEVEUGLE R. | | Examinateur(s) : | FIGUERAS J.;BERTRAND Y. | | Date de soutenance : | 29/10/2009 |
|
Affiner la recherche Interroger des sources externesModélisation de Défauts Paramétriques en vue de Tests Statiques et Dynamiques / Nicolas HOUARCHE
