ADAC

Ce groupe de recherche ADAC (ADAptive Computing) se focalise sur les architectures et stratégies permettant une adaptation des caractéristiques de la structure ou du fonctionnement du circuit ou du système, en vue d’optimiser les performances au sens de différents critères (performances pures, consommation, fiabilité, prise en compte de la variabilité, sécurité, qualité de service etc.). Cette approche est complétée par la définition de schémas d’architectures facilitant le passage à l’échelle et optimisant la mise en place de telles techniques d’adaptation où le caractère fortement distribué du calcul et du contrôle est primordial.

PastedGraphic-1-1

FPGA-MRAM

Les solutions proposées sont diverses et dépendent naturellement à la fois des critères d’optimisation choisis et des spécificités des schémas d’architectures ciblées. 3 axes de recherches essentiels s’articulant autour du thème de l’adaptation sont à distinguer :

Architectures & algorithmes

Dans le cas de systèmes multiprocesseurs (MPSoC) fortement parallèles, nous avons par exemple développé une architecture ouverte à mémoire distribuée qui permet de tester diverses solutions d'adaptation pour des considérations telles que la qualité de service, la performance applicative ou encore la tolérance aux pannes. La description matérielle et logicielle de l'architecture est "open source" (plateforme OpenScale). Des solutions innovantes de gestion distribuée ont ainsi été développées [00820098;OGieeeTC13], dont certaines en coopération avec STMicroelectronics et le CEA dans le cadre du projet Européen MODERN.

Les contributions couvrent notamment l’asservissement intelligent des modes de fonctionnement (couples fréquence-tension d'alimentation), des techniques de modélisation dynamique de la consommation en fonction de mesures de consommation fortement localisées à l'aide de capteurs embarqués, ou encore le monitoring de la température et de paramètres technologiques de fabrication et de vieillissement du circuit [00818918;MBieeeTCS13]. Ces modèles haut-niveau tenant compte de paramètres bas-niveau permettent au système d'adapter de manière efficace les performances du cœur du circuit. Des travaux récents débutés dans le cadre du projet européen FP7 Mont-Blanc s’intéressent à l’exploitation de ces propositions dans le cadre d’accélérateur de traitement pour l’informatique haute performance.

Intégration technologique

Nous avons été précurseurs dans l'étude de solutions architecturales tirant parti des technologies de mémoires magnétiques, considérées aujourd'hui comme une alternative réelle aux mémoires actuelles (SRAM, DRAM et FLASH). Le point essentiel est l’intérêt d’utiliser des technologies non-volatiles performantes dans les architectures embarquées, aussi bien pour les architectures reconfigurables que pour les architectures de processeurs embarqués. Cette non-volatilité permet de remettre en question certains concepts architecturaux, et permet de fait une adaptabilité accrue des systèmes intégrés.

 Nous avons ainsi exploré leur exploitation dans des circuits de type FPGA [00595008;GTjietcdt10], qui ont donné lieu à la réalisation d’un prototype technologique ayant fait l’objet de plusieurs articles dans la presse spécialisée (EETIMES, EDN, Electronic Journal etc.). Ces travaux ont été réalisés dans le cadre de plusieurs projets ANR (CILOMAG, SPIN, MARS) et ont mené à plusieurs innovations dont certaines ont été brevetées (6 au total). Des recherches récentes visent enfin à explorer les apports relatifs à l’utilisation de cette technologie dans la hiérarchie mémoire d’architecture d’ordinateurs. Fort de notre expérience dans ce domaine, nous collaborons actuellement avec la société CROCUS, leader en Europe sur ces technologies.

Sécurité des systèmes intégrés

Une autre caractéristique clef dans certaines applications est le niveau de sécurité assuré par le système intégré. Après une étude approfondie de la sensibilité des SoC ou FPGA, nous avons développé des solutions génériques permettant, par exemple, de sécuriser les communications internes des SoC contre les attaques par canaux cachés, ou d’assurer l’intégrité et la confidentialité des mises à jour des OS embarqués et la configuration dans les FPGAs [006166973;BDliv11]. Nous avons été jusqu’à l’élaboration d’un processeur généraliste sécurisé (SecretBlaze), dont le code source est mis à la disposition de la communauté scientifique. Par ailleurs ces travaux issus de plusieurs projets FUI et ANR (dont un piloté par SysMIC) ont fait l’objet d’une édition scientifique [006166973;BDliv11] qui a été pilotée par le LIRMM.

Retour vers la page du Département de Microélectronique

Dernière mise à jour le 07/11/2013