Test Analogique et RF

Le test analogique se caractérise par sa longue durée, l’utilisation d’instruments de hautes performances et les difficultés à accéder aux entrées/sorties lorsque les composants sont intégrés dans un système. Ces problématiques sont adressées différemment en fonction du contexte. Ce traitement résulte dans les 4 axes présentés par la suite. Le premier a été initié dans le cadre d’une convention de recherche avec la société Verigy (2008-11), puis en collaboration avec NXP Semiconductors dans le cadre du projet européen ELESIS (2012-15). Les 3 autres axes ont été réalisés en collaboration avec NXP Semiconductors dans le cadre du laboratoire commun ISyTest et dans le cadre du projet européen TOETS.

Test analogique/RF à l’aide de ressources numériques

Ce premier axe de recherche adresse la problématique de l’instrumentation nécessaire au test. L’objectif est de développer des méthodes de test faible coût basées sur l’utilisation des ressources d’un testeur numérique standard pour l’analyse de signaux analogiques/RF. L’idée fondamentale consiste à réaliser la capture 1-bit avec sur-échantillonnage du signal analogique à l’aide du comparateur d’un canal numérique ; l’information en tension portée par le signal analogique est convertie en une information temporelle portée par la séquence numérique capturée. Des algorithmes de post-traitement ont été développés, tout d’abord pour estimer les paramètres d’un signal élémentaire [00436384;ALats09], [00803558ALnewcas12;], puis pour analyser des signaux plus complexes [00702746;PAjetta11], [00492828;PAets10].. Le travail fait appel à des études théoriques et des développements algorithmiques validés en simulation, et par expérimentation à l’aide de la plateforme de test du CNFM.

Test indirect

Lorsque l’approche précédemment décrite n’est pas applicable, la solution, développée dans ce deuxième sous-projet, est le test indirect. L’objectif du test indirect est de remplacer les mesures complexes et couteuses des spécifications du circuit par des mesures faible-coût de paramètres indirects. Des modèles de corrélation sont développés pour prédire les spécifications du circuit à partir des paramètres indirects. L’approche générale fait appel à un formalisme mathématique s'appuyant sur des données expérimentales mesurées sur plus de 10000 circuits, fournies par notre partenaire. Le travail réalisé a porté sur deux défis associés au test indirect, d’une part le développement d’un algorithme pour la sélection optimisée des paramètres de test indirect [00803453;AAvts12], et d’autre part le développement d’une méthode originale basée sur l’exploitation de modèles redondants permettant d’améliorer la précision des estimations et d’augmenter le niveau de confiance du test indirect [00803564;AAitc12], [00803556;AAims3tw12].

Test de réseaux de convertisseurs enfouis

 Cette 3ème étude se place dans le contexte de l’utilisation d’un réseau de convertisseurs connectés dans le domaine analogique ou ANC (Analog Network of Converters) pour réaliser le test d’un groupe de convertisseurs intégrés dans un système hétérogène [00346722, KCvlsidesign08] [00448863, KCecctd09]. Cette méthode a initialement été développée sur l’hypothèse que les harmoniques mesurées ont une phase proportionnelle à celle du stimulus mesuré. Cette hypothèse est théoriquement correcte mais dans la réalité les harmoniques sont affectées par des phénomènes stochastiques rendant la phase aléatoire et la méthode de test inefficace. Le développement de l’algorithme mathématique a été repris à la base afin de passer d’une analyse dans le domaine réel à une analyse dans le domaine complexe. Cette étude a donné le jour à un nouvel algorithme de discrimination ayant un domaine d’application plus large en terme de type de convertisseurs testables [00494578 ;KAims3tw10][ 00609243 ;KCjetta11].

Projets de recherche financés

NOM DU PROJET FINANCEMENT
Projet européen ENIAC  ELESIS
« ELESIS, European Library-based flow of embedded Silicon test Instruments"
2012-2015
Logo projet européen ENIAC
Projet CATRENE TOETS
"TOETS : Towards One European Test Solution”
 2009-2012
Logo Catrene

Retour vers la page du Département de Microélectronique

Dernière mise à jour le 13/11/2013