Axe 1 : Architecture matérielles et logicielles innovantes

Les recherches menées dans cet axe visent à apporter des réponses à des problèmes divers tels que l’efficacité énergétique ou l’optimisation des performances. Les approches proposées relèvent de la définition d’architectures matérielles et logicielles avec une emphase particulière portée sur l’adaptation [A1][A2]. Les solutions sont de type systèmes multicœurs/multiprocesseurs homogènes ou hétérogènes, l’accent étant mis sur les questions du support permettant la mise en place de solutions adaptatives[A3] (monitoring, migration d’objets logiciels) ainsi que la prise de décision (modélisation, prédiction et prise de décision). Les travaux concernent à la fois les systèmes sur puce et les grilles de calcul, avec notamment un projet innovant associant le concept de l’adaptation à un transfert d’énergie entre nœuds de calcul.

[A1]   G. Sassatelli, L. Ost, R. Garibotti, G. Marchesan, M. Robert, R. Busseuil, A. Butko, J. Becker, « Novel Techniques for Smart Adaptive Multiprocessor SoCs », IEEE Transactions on Computers, Institute of Electrical and Electronics Engineers, 2013, pp.14.

[A2]   R. Garibotti, L. Ost, G. Sassatelli, R. Busseuil, M. Robert, « Simultaneous multithreading support in embedded distributed memory MPSoCs », ACM/EDAC/IEEE DAC’13: 50th Design Automation Conference, ISBN 978−1−4503−2071−9, doi 10.1145/246320, 2-6 juin 2013, Austin, Texas.

[A3]   M. Najem, P. Benoit, M. El Ahmad, G. Sassatelli, L. Torres, « A Design-Time Method for Building Cost-Effective Run-Time Power Monitoring », IEEE Transactions on Computer- Aided Design of Integrated Circuits and Systems, IEEE, 2016, In press. <10.1109/TCAD.2016.2614347>.

[A4]   M. Najem, M. El Ahmad, P. Benoit, G. Sassatelli, L. Torres, « Fine-Grained Monitoring For Self-Aware Embedded Systems », Microprocessors and Microsystems: Embedded Hardware Design (MICPRO), Elsevier, 2016, In press. <10.1016/j.micpro.2016.09.004>.

[A5]     A. Butko, R. Garibotti, L. Ost, C. Adeniyi-Jones, V. Lapotre, A. Gamatié, G. Sassatelli, « A trace-driven approach for fast and accurate simulation of manycore architectures », ASP-DAC: Asia and South Pacific Design Automation Conference, Jan 2015, Chiba, Tokyo, Japan. <10.1109/ASPDAC.2015.7059093>.

Dernière mise à jour le 08/09/2017