



## EDA Software Engineer : Extraction de code parallélisable

<b>Ville:</b> Montpellier	<b>Pays:</b> France	<b>Réf. :</b> IS0701
<b>Dépt. :</b> R&D soft.	<b>Début:</b> Février/Avril 2007	<b>Durée:</b> 5/6 mois

### Présentation

Dans le cadre de la création d'une entreprise, lauréate du concours nationale d'aide à la création d'entreprise de technologie innovante du Ministère de la recherche, et en partenariat avec le LIRMM (Laboratoire d'Informatique, de Microélectronique et d'Automatique de Montpellier), vous intégrerez une équipe qui a développé une architecture microélectronique innovante pour améliorer les performances des processeurs. En couplant cette architecture avec un processeur, on autorise le programmeur à créer sa propre instruction à un instant donné. En résumé, il va être possible de transformer une fonction critique d'un algorithme en une instruction qui ne prendra plus que quelques cycles. On nomme ce nouveau type de processeur : « Software-Programmable Processor ».

Pour exemple avec ce type de processeur, il est possible de diviser par 13 le temps d'exécution du standard de cryptographie DES (Data Encryption Standard) pour une implémentation partielle, ou encore, par plus de 3000 dans le cadre d'une implémentation complète.

### Objectifs du stage

Dans le cadre du stage, vous allez être en charge du développement des outils de compilation pour ce nouveau type de processeur. Ce travail exploratoire de recherche est destiné à un étudiant souhaitant poursuivre en thèse CIFRE.

En effet, la programmation de ce type de processeur se fait actuellement à l'aide de deux langages de programmation : C/C++ pour le processeur et VHDL pour l'architecture microélectronique. Cela rend la programmation difficile, et réserver à des programmeurs connaissant ces deux langages.

L'objectif va être de simplifier la programmation en utilisant plus que le langage C/C++. Ainsi, le but de votre stage va consister en un travail de recherche pour extraire, grâce à des primitives dans le langage C/C++, des fonctions ou portions de codes qui peuvent être massivement parallélisable à l'aide des représentations intermédiaires du compilateur GCC. Vous serez ainsi amené à modifier le compilateur GCC en rajoutant une nouvelle « pass », et en vous appuyant sur celles d'« auto-vectorization » et de « flow graph » (Data Flow Graph et Control Flow Graph), pour extraire le code vers les outils de programmation de l'architecture microélectronique.

### Compétences

Une bonne connaissance du langage C/C++, et de l'anglais est indispensable. Une connaissance des processus de compilation est souhaitable.

### Contact

Laurent Rougé  
MENTA – CNRS  
1919, route de Mende  
34293 Montpellier Cedex 5  
Tél. : +33 (0)6 64 98 91 14  
Email : laurent.rouge@menta.fr  
Site Internet : <http://www.menta.fr/>