


# Test des circuits digitaux

Testabilité VS Sécurité

G. Di Natale, M.L Flottes, B. Rouzeyre  
K. Bouselam, J. Da Rolt, M. Doulcier, D. Hely

# Le test : un passage obligé

- Des défauts de fabrication inévitables
  - Poussières, imperfections, variations




- Les objectifs initiaux
  - Garantir le bon fonctionnement des puces (avant mise en service, périodiquement, en cours de fonctionnement)
  - Améliorer le processus de fabrication en analysant la cause de défauts

# Comment

- Expérience au cours de laquelle le système est excité et sa réponse évaluée

...000111001  
...111111000  
...111111001

**Vecteurs  
Appliqués**




**Réponses  
Obtenues**

...000100111  
...000000000  
...110111000

**Réponses  
Attendues**

...000100111 ✓  
...000000000 ✓  
...110111001 ✗



# Les séquences de test

- Efficaces : détectent un grand nombre de défauts
- Courtes : rapidement appliquées à chacun des circuits
- Faible complexité de génération
  
- Modèles pour la Génération ou l'Évaluation d'une séquence
  - Circuit : interconnexion de portes logiques et bascules
  - Faute : collage à 0 ou à 1 d'une interconnexion unique


# Application

- Test externe




- Déterministe
- Séquences de test courtes et efficaces

- Test intégré




- Pseudo-aléatoire (intégrable)
- Test in-situ
- Test à vitesse nominale

# Testabilité




# Testabilité

- Collage à 1 sur sortie P5
  - Appliquer 0 / P5
  - Contrôler  $X1=0$
  - Observer Z1
  
- Séquence de test  $\{V1=0\}$



# Testabilité

- Collage à 0 sur sortie P9
  - Appliquer 1 / P9
  - Contrôler  $y3=0$
  - Contrôler  $y3=0$  ....
  
- Séquence de test ?




# Conception en vue du test


## Scan

Les bascules forment un registre à décalage (chaîne de scan)

Elles deviennent toutes contrôlables (Scan In) et observables (Scan Out)



# Conception en vue du test



**Les états internes du circuit sont  
contrôlables et observables**

**Test VS Sécurité**