SECRESOC

Le but de ce projet est de développer une architecture générique multiprocesseur permettant l’intégration dans une cible FPGA (standard ou spécifique) d’une application nécessitant différents niveaux de sécurisation des données et des traitements. Les raisons de ce choix sont essentiellement motivées par les éléments suivants :

  • les technologies FPGA deviennent incontournables dans de nombreux champs applicatifs et que les technologies FPGA sont un excellent vecteur pour prototyper et tester la sécurité des architectures cryptographiques.
  • les applications nécessitant une sécurisation se diversifient et génèrent des besoins accrus en matière de système autonome présentant un haut niveau d’intégration. Ces applications se caractérisent par ailleurs par une progression de la complexité des traitements à embarquer justifiant des solutions multiprocesseurs.

Le système comportera quatre blocs fonctionnels de base :

  • bloc de traitement de données local,
  • bloc de communications à distance,
  • bloc de reconfiguration sécurisée,
  • bloc de sécurité.

Tous les traitements confidentiels et les manipulations sur les données confidentielles en clair s’effectueront dans le périmètre de sécurité, qui se trouve à l’intérieur du circuit reconfigurable. Le fait que le périmètre de sécurité ne peut en aucun cas dépasser les bornes du FPGA représente la contrainte principale du projet proposé. Seuls un type de traitements et deux types de données peuvent être délocalisés du périmètre de sécurité :

  • les traitements et données qui ne sont pas critiques au niveau sécurité,
  • les données déjà sécurisées (chiffrées).

Nous estimons que les architectures et les solutions proposées pourront s’adapter au monde des SoC.

SECRESOC WEBSITE