JOURNEE RECHERCHE OPERATIONNELLE-MICROELECTRONIQUE SUR MONTPELLIER


Campus Saint-Priest


LE 4 JUIN 2013 sous l'égide de l'UM2, DE ROADEF ET DU GDR SOC-SIP
Université de Montpellier II
Roadef




Cette réunion est à la croisée de deux disciplines scientifiques de pointe: la conception de circuits en micro-électronique, d'une part, et la recherche opérationnelle d'autre part. Sa motivation principale est de favoriser les échanges entre ces deux communautés.

La conception d'un circuit intégré fait intervenir de nombreuses étapes pour lesquels l'ingénieur utilise des outils logiciels intégrant un haut degré d'automatisation. Ce secteur du logiciel, bien que représentant un marché très étroit, est néanmoins très pointu; il est connu en anglais sous l'acronyme EDA (Eletronic Design Automation).

Outre les trois grands acteurs du domaine, fournissant un ensemble d'outils fondamentaux pour la conception, les concepteurs utilisent d'autres outils, qui peuvent être réalisés par les entreprises de fabrication de circuits elles-mêmes, ou encore fournis par des start-ups.

Tous ces outils intègrent une forme d'intelligence leur permettant de générer des circuits performants, se substituant pour certains choix au concepteur.

La discipline scientifique fournissant les outils mathématiques et informatiques pour ce genre d'optimisation est la recherche opérationnelle. Malheureusement, les seuls liens bien établis entre conception de circuit et recherche opérationnelle concernent les outils de placement-routage, dont la fonction est de décider en détail du placement des transistors et des connexions au sein du circuit, en partant pour cela d'une description abstrait, purement fonctionnelle.

Or les chercheurs français qui travaillent sur l'application des techniques de la recherche opérationnelle aux problèmes de conception; et les chercheurs en conception qui souhaitent faire appel aux techniques et méthodes de la recherche opérationnelle travaillent sur d'autres phases de conception que le placement-routage.

Le rapprochement de ces deux communautés permet d'une part d'effectuer des travaux de recherche plus pertinents pour les deux parties: problématiques réelles pour les chercheurs en RO spécialisés en conception de circuit; complément méthodologique pour les chercheurs en conception. C'est pourquoi des efforts de rapprochement de ces deux communautés ont déjà été effectués en 2011 et 2012; cette journée s'inscrit dans la continuité des deux précédentes.


REMERCIEMENTS : Les organisateurs voudraient remercier l'Université de Montpellier II  (UM2) et la société française de recherche opérationnelle et d'aide à la décision (ROADEF)  et le GDR SOC-SIP pour leur précieuse aide financière. Pour finir nous souhaitons  remercier également toutes les personnes du LIRMM qui ont participé à éléboration de cette journée.


COMMENT VENIR ?: Pour venir au LIRMM/CAMPUS SAINT-PRIEST

L'amphi du CAMPUS-PRIEST est juste en dessous du LIRMM (2 minutes à pieds)


ACCUEIL DES PARTICIPANTS : A PARTIR DE 9H30


AUDITEUR INVITE : Sirdey Renaud  CEA List

HEURE : 10H00 à 11H00

TITRE:
  Les enjeux posés pour la recherche opérationnelle par les architectures de processeurs massivement multi-coeur.
 
RESUME :

L’objet de cet exposé est de donner un aperçu et un retour d’expérience, sous l’angle de l’optimisation combinatoire et de la recherche opérationnelle, d’une chaîne de compilation flot de données développée par le CEA pour une architecture de processeur à 256 cœurs de calcul aujourd’hui sur le marché. En effet, l’avènement de ces multicoeurs massifs, véritables calculateurs parallèles sur puce, induit une complexification importante du processus de compilation et décuple le besoin en techniques d'optimisation à tel point que l'on peut dire, de manière imagée certes mais sans exagération, qu'une chaîne de compilation pour une telle architecture est une véritable usine à théorie des graphes. Qui plus est, comme nous l’illustrerons dans cet exposé, on trouve dans ce contexte un « cocktail explosif » d'instances de grande taille, de données incertaines ainsi que de multiplicité des critères à optimiser.

PAUSE CAFE 11H00 à 11H30
AUDITEUR : Euler Reinhardt  
HEURE :  11H30 à 12H00

TITRE :
La minimisation efficace de fréquences de test pour les circuits analogiques linéaires. (travail commun avec M.Bentobache, A.Bounceur, Y.Kieffer, S.Mir)

RESUME : Nous présentons deux nouvelles méthodes d'optimisation de test multi-fréquences pour les circuits analogiques linéaires, la premiére étant basée sur une formulation comme probléme de recouvrement, la deuxiéme sur le concept de graphe d'intervalle. Les deux approches ont été implémentées en C++ et validées sur un circuit représentant un filtre bi-quadratique.



AUDITEUR : 
M.L. Flottes, G. Di Natale et R. Giroudeau

HEURE : 12H00 à 12H30
TITRE : A branch and bound for the 3D wafers integration problem
RESUME :


Nous présentatons une méthodes du type branch and bound pour résoudre le problème de l'intégration en 3 dimensions de wafers.

PAUSE DEJEUNER (PRIS EN CHARGE POUR LES PARTICIPANTS) 12H30 à 14H00
 AUDITEUR : Sevaux Marc
HEURE : 14H15 à 14H30
TITRE : Présentation du projet  recherche opérationnelle-Micro électronique accepté du GDR R.O.
RESUME : 



AUDITEUR : EL DOR Abbas 
HEURE : 14H30 à 15H00

TITRE :
Optimisation du dimensionnement de circuits analogiques à l’aide de la méthode d’Optimisation par Essaim Particulaire.
 


RESUME : Nous présentons une application au dimensionnement des circuits analogiques de la méthode d’Optimisation par Essaim Particulaire.
Plus précisément, dans cette application, nous nous attachons à optimiser les performances d’un convoyeur de courant de seconde
génération, positif, à boucle translinéaire CMOS. Les paramètres réglés sont la résistance parasite et la fréquence de coupure en courant.
Nous présentions les résultats obtenus à l’aide de simulations effectuées sur SPICE.



AUDITEUR : Narboni Guy
HEURE : 15H00 à 15H30

TITRE :
Réduction du rayonnement par répartition des fronts d’horloge dans un circuit synchrone

RESUME : Le fonctionnement séquentiel díun circuit synchrone repose sur l'hypothèse quíau signal d'horloge, tous ses éléments mémoire basculent comme un seul homme. Or, non seulement cet idéal est difficile à réaliser (il y a toujours des petits décalages qui peuvent rester néanmoins admissibles) mais un tel comportement grégaire est généralement peu souhaitable car il engendre des hautes fréquences qui créent des parasites radio.
Du point de vue de la réduction des émissions et donc de la compatibilité électro-magnétique des produits, líanalyse théorique recommanderait de désynchroniser partiellement ces signaux, en planifiant un basculement des mémoires ‡ tour de rÙle, par petites vagues consécutives.
Nous montrons ici comment, sur la base díapproximations rudimentaires mais validées expérimentalement par la suite, la question de la limitation des émissions dans une partie du spectre fréquentiel peut Ítre abordée et résolue sous líangle de líordonnancement, comme un pur problËme de satisfaction de contraintes.
Le modËle en nombres entiers que nous proposons pour asseoir cette analyse est conceptuellement simple. Il réunit, dans ses formulations CP ou IP, deux grands blocs de contraintes, ayant chacun séparément de bonnes propriétés combinatoires.

Il a permis de traiter, avec des résolveurs adaptés, des problèmes de taille modeste mais réels, sans effort de guidage particulier pour la recherche combinatoire. Il a notamment été mis en pratique sur un micro-contrôleur 8-bits d'entrée de gamme de chez STMicroelectronics.

Mots clés : analyse temporelle, CEM des circuits, décalages d'horloges, modélisation par contraintes, programmes en nombres entiers.

Cet exposé est le fruit d'un travail interdisciplinaire réalisé en collaboration avec le département de micro-électronique du Politecnico de Turin.



PAUSE CAFE : 15h30 à 16h00


DISCUSSION ET CLOTURE DE LA JOURNEE : 16H00 à 17h00





AUDITEURS :
Di Natale Giorgio (LIRMM/CNRS)
El dor Abbas (U. Créteil)
Giroudeau Rodolphe (LIRMM/UM2)
Flottes Marie-Lise (LIRMM/CNRS)
Bourreau Eric (LIRMM/UM2)
Kieffer Yann (ESISAR)
Sirdey Renaud (CEA LIST)
Narboni Guy (Cabinet Implexe)
Sevaux Marc (U. Brest)
Reinhardt  Euler (U. Brest)
Gravot David (ROSTUDEL)
Benoit Pascal (LIRMM/UM2)
Konig Jean-Claude (LIRMM/UM2)
Rouzeyre Bruno (LIRMM/UM2)
Munier Alix (LIP6)
Zaourar Koutchoukali Lilia (CEA LIST)
Duvillie Guillerme (LIRMM)
Harzi Marwa (LIRMM)