# Conception et Test de Circuits Intégrés

#### **HISTORIQUE**

### Chap. 1: INTRODUCTION ET RAPPELS

- 1.1 : Introduction à la conception de circuits intégrés
- 1.2 : Rappels sur les transistors MOS et la technologie CMOS
- 1.3 : Rappels sur les éléments d'architecture des circuits intégrés

# Chap. 2: FLOT DE CONCEPTION D'UN CIRCUIT INTEGRE

- 2.1: Introduction
- 2.2 : Synthèse système ou "Co-Design"
- 2.3 : Synthèse architecturale
- 2.4 : Synthèse logique
- 2.5 : Synthèse physique

## Chap. 3: METHODES ET OUTILS DE CONCEPTION DES CIRCUITS INTEGRES

- 3.1: Introduction
- 3.2 : Méthodologies de conception des ASICs
- 3.3 : Conception des Circuits Programmables

#### Chap. 4: NOUVELLES EVOLUTIONS EN CONCEPTION DE CIRCUITS INTEGRES

- 4.1 : Conception en sub-micronique profond
- 4.2 : Systèmes complexes sur puce, réutilisation, composants virtuels

### Chap. 5: TEST DES CIRCUITS INTEGRES

- 5.1: Introduction
- 5.2 : Défaillances physiques et modèles de fautes
- 5.3 : Analyse de testabilité
- 5.4 : Génération de vecteurs de test
- 5.5 : Simulation de fautes
- 5.6 : Conception en vue du test
- 5.7 : Test intégré
- 5.8 : Diagnostic de pannes
- 5.9: Test des cartes et test des cœurs

#### **CONCLUSION**

Contributions et Remerciements: C. Dufaza (LIRMM), C. Landrault (LIRMM), J.O. Piednoir (Cadence Sophia), S. Pravossoudovitch (LIRMM), M. Renovell (LIRMM), M. Robert (LIRMM), B. Rouzeyre (LIRMM), L. Torres (LIRMM)