Current Post-Doc students

Past Post-Doc students

• Giorgio DINALE, PhD from Politecnico di Torino, Italy, currently researher CNRS

• Rodrigo POSSAMAI BASTOS
• Hakim ZIMOUCHE
  
• Joao AZEVEDO
  
• Feng LU

• Manikandan Palamanichamani , Phd from Trondheim University, Norway
  

Current PhD students

• Mathieu Da Silva
  
• Emanuele VALEA
  

Graduated PhD students

• C. HERAUD "Conception et réalisation d'un moniteur graphique de Grafcets hiérarchisés et structurés". Soutenue le 17 Décembre 1985.
• D. TAIS-LAILHUGUE "Etude et réalisation d'un outil de conception de systèmes logiques complexes" Soutenue le 16 Janvier 1987.
  
• M. DURUPT "Le compilateur de coprocesseurs 'SCOOP', architectures opératives et leur génération" Soutenue le 16 Décembre 1987.
• F. FRANCON "Le compilateur de coprocesseurs 'SCOOP', génération de l'automate de contrôle" Soutenue le 16 Décembre 1987.
• G. TARROUX "Etude, conception et optimisation de microséquenceurs". Soutenue le 13 Mai 1991.
• F. MONTEIRO "Partitionnement multicritères des parties opératives en compilation d'architectures". Soutenue le 17 Septembre 1992.
• D. DUPONT "Synthèse d'architectures de circuits intégrés, ordonnancement et partitionnement dans MACH". Soutenue le 24 Novembre 1994.
• D. HAMMAD "Test et synthèse d'architectures de circuits intégrés numériques". Soutenue le 27 Septembre 1995.
  
• C. VIAL "Conception conjointe logiciel/matériel ". 1er Octobre 1994 - Décembre 1997.
• R. PIRES "Techniques de D.F.T. au niveau architectural". Soutenue le 17 juillet 1998.
• L. VOLPE " Conception en vue du test : du niveau comportemental au niveau transfert de registres ". Soutenue le 26 Novembre 1999.
• D. BERTHELOT "Bist et synthèse". Soutenue le 12 Décembre 1999.
• J. POUGET "Test des Systèmes sur Puce : Ordonnancement et Exploration des Solutions Architecturales". Soutenue le 8 novembre 2002.
• R POIRIER "Compression des données de test pour le test des circuits intégrés". Soutenue le 26 novembre 2004.
• S. RAHIM "Techniques formelles pour la preuve d'équivalence de circuits séquentiels". Soutenue le 5 Juillet 2004. Direction B. Rouzeyre
• D. HELY "Test de circuits sécurisés". Soutenue le 4 Décembre 2005.
  
• J. DALMASSO "Compression/Décompression de données de test pour les SoCs". Soutenue le 1er octobre 2010
• M. DOULCIER "Test intégré de circuits cryptographiques". Soutenue le 24 Novembre 2008.
  

• Kahoutar BOUSSELAM "Résistance des circuits cryptographiques aux attaques en faute". 25 septembre 2012.
  

• Jean  DAROLT "Testabilité vs sécurité : nouvelles attaques par chaine de scan et contre-mesures". 14 décembre 2012.

• Feng LU "Simulation de fautes par laser dans les circuits cryptographiques". 14 octobre 2014.
  

• Yassine FKIH "Conception en vue du test des circuits intégrés 3D à base de TSVs".  14 novembre 2014.
• Stephan De Castro " Simulations et modélisation de fautes laser". 25 mars 2016.
• Papa Sidy Ba  "Détection et Prévention de Chevaux de Troie Matériels par des Méthodes Orientées Test Logique", 02 décembre/2016.