Sécurité des systèmes Embarquésdu GDR SoC-SiP |
 |
 |
|
|
 |
|
|
Colloque GDR SoC-SiP 2012 (Paris) - Sécurité des Systèmes |  |
|
Le Colloque National annuel du GDR a été organisé à Paris du 13 au 15 Juin 2012.
15 présentations concernant notre thématique "Sécurité des Systèmes Embarqués". |
|
|
Keynote
Hardware Trojans : taxonomie et méthodes de détection
(Julien Francq, CASSIDIAN - EADS Company)
De nos jours, pour des raisons économiques, la plupart des Circuits Intégrés (CI) sont conçus, fabriqués et testés dans des pays
étrangers. Ainsi, sécuriser la chaîne globale de fabrication des CIs est une tâche difficile : rien ne peut empêcher l'insertion de modifications
frauduleuses dans les CIs, appelées Hardware Trojans (HT), au cours d'une ou de plusieurs etapes de fabrication d'un CI. Ces modications
provoquent des altérations du comportement fonctionnel d'un CI qui peuvent potentiellement conduire a des consequences catastrophiques
lorsque ce CI est embarqué dans des applications critiques telles que l'avionique, le spatial, le militaire, les communications, l'industrie, le
nucléaire, etc. Cette présentation se propose tout d'abord de présenter une taxonomie des dierents HTs presents dans la litterature. Nous
verrons que nous aurons affaire a un bestiaire très riche. Puis, nous ferons le point sur les différentes méthodes de détection et de neutralisation
des HTs présentes dans la littérature. Nous verrons a cette occasion qu'un grand nombre de méthodes de détection de HT destructives
et non-destructives ont été proposées, mais aucune n'est pleinement satisfaisante aujourd'hui. En effet, les méthodes destructives de
détection de HT consistent essentiellement a retro-concevoir (reverse-engineering) les CIs avant de les déployer, ce qui est tres coûteux et
ne garantit pas un taux de détection de 100%. De même, les méthodes non-destructives de détection (test integre, analyse de canaux caches,
etc.) sont également confrontées a des verrous technologiques diffcilement contournables. Enfin, il sera également présenté le consortium
et les objectifs du projet de recherche industriel HOMERE (Hardware Trojans : Menaces et Robustesse des Circuits Intégrés) déposé
au FUI14, censé justement forcer ces verrous.
|
|
|
Posters
Sécurité des circuits analogiques - Application aux mémoires antifusibles
(N. Beringuier Boher, V. Beroulle, D. Hely, Joël Damiens, Philippe Candelier, Grenoble-INP/LCIS, STMicroelectronics) |
Design and emulation of new robust architectures for UHF RFID Tags
(A. Omar, D. Hely, V. Beroulle, Grenoble-INP/LCIS) |
SECNUM : an Open Characterizing Platform for Integrated Circuits
(M. Bourrée, F. Bruguier, L. Barthe, P. Benoit, P. Maurine, L. Torres, LIRMM, CNRS - Universite Montpellier 2) |
QoSS Cluster-Based NoC security implementation for multi-application SoC protection
(M. Johanna Sepulveda, R. Pires, W. J. Chau, M. Strum, G. Gogniat, Lab-STICC UBS, LME USP, Lab-STICC UBS) |
Is Side-Channel Analysis really reliable for detecting Hardware Trojans ?
(S. Dupuis, G. Di Natale, M.-L. Flottes, B. Rouzeyre, LIRMM, CNRS - Universite Montpellier 2) |
SecBus : Protection du bus memoire externe
(J. Brunel, G. Duc, R. Pacalet, Institut Mines-Telecom, Telecom ParisTech) |
Self-Timed Rings as Sources of Entropy
(A. Cherkaoui 1, V. Fischer 1, L. Fesquet 2, A. Aubert 1, 1 Laboratoire Hubert Curien, Saint-etienne,2 TIMA - Grenoble) |
Self-configuration of latency-ecient security enhancements for MPSoC communications monitoring
(P. Cotret, G. Gogniat, J.-P. Diguet, Lab-STICC,Université de Bretagne-Sud) |
The Effect of S-box Design on Pipelined AES Using FPGAs
(K. M. Abdellatif, R.Chotin-Avot, H. Mehrez, LIP6, UPMC) |
HCrypt2 : Un cryptoprocesseur sécurisé par conception
(L. Gaspar, V. Fischer, H. Maghreb 2, J.-L. Danger 2, Laboratoire Hubert Curien, Saint-Etienne, 2 Telecom ParisTech, Paris) |
Preventing scan-based attacks on secure-ICs with on chip comparison
(J. Da Rolt, G. Di Natale, M.-L. Flottes, B. Rouzeyre, LIRMM, CNRS - Université Montpellier 2) |
Calibrating Bulk Built-in Current Sensors for Detecting Transient Faults
(R. Possamai Bastos, G. Di Natale, M.-L. Flottes, B. Rouzeyre, LIRMM, CNRS - Université Montpellier 2) |
Un formalisme commun aux attaques par canaux auxiliaires et par injection de fautes
(H. Le Bouder 1, B. Robisson 2, N. Moro 2, E. Encrenaz 3, 1 ENSMSE, 2 CEA, 3 LIP6, UPMC) |
Characterisation of Physically Unclonable Functions at Design
(Z. Cherif 1, J.-L. Danger 1, L. Bossuet 2, 1 Institut Telecom, Telecom ParisTech, 2 Laboratoire Hubert Curien, Saint Etienne)
|
|
|
|
|
|
|
