Information: this page is not translated in english

ADAC: ADAptive Computing

L’équipe ADAC réunit des chercheurs et enseignants-chercheurs aux compétences complémentaires réunis autour de la thématique fédératrice de la conception de systèmes adaptatifs, composants capables de s’autogérer pour optimiser leurs performances au sens de propriétés diverses (puissance de calcul, consommation, fiabilité, sécurité). Les domaines d’application adressés sont larges, et concernent plus spécifiquement les systèmes embarqués, l’internet des objets (IoT) et les grilles de calcul. L’équipe bénéficie d’une reconnaissance nationale et internationale de ses activités, que ce soit pour les travaux menés sur les structures innovantes à base de mémoires magnétiques ou bien les travaux sur les systèmes multiprocesseurs adaptatifs.

Activités scientifiques

Les recherches menées par l’équipe s’inscrivent dans un des trois axes suivants, chaque permanent étant en général impliqué sur 2 axes (un axe principal et un axe secondaire).

Axe 1 : Architecture matérielles et logicielles innovantes

Les recherches menées dans cet axe visent à apporter des réponses à des problèmes divers tels que l’efficacité énergétique ou l’optimisation des performances. Les approches proposées relèvent de la définition d’architectures matérielles et logicielles avec une emphase particulière portée sur l’adaptation [A1] [A2]. Les solutions sont de type systèmes multicoeurs/multiprocesseurs homogènes ou hétérogènes, l’accent étant mis sur les questions du support permettant la mise en place de solutions adaptatives[A3] (monitoring, migration d’objets logiciels) ainsi que la prise de décision (modélisation, prédiction et prise de décision). Les travaux concernent à la fois les systèmes sur puce et les grilles de calcul, avec notamment un projet innovant associant le concept de l’adaptation à un transfert d’énergie entre noeuds de calcul.

Axe 2 : Intégration technologique

Les travaux menés dans cet axe relèvent de la prise en compte ou de l’exploitation intelligente du substrat technologique pour optimiser les performances des systèmes au sens large du terme. Ceci concerne des travaux sur les technologies mémoires émergentes (MRAM notamment) avec des contributions sur des cellules hybrides, s’appuyant sur la technologie CMOS et sur des mémoires MRAM non-volatiles [I3], innovantes et brevetées, à des fins d’intégrations architecturales pour les systèmes embarqués ou encore pour la hiérarchie mémoire de systèmes multicoeurs [I1] [I2].

Des travaux sont également menés sur les réseaux de communication intégrés (NoC) avec prise en compte des procédés de fabrication (3D TSV, asynchrones, FDSOI) ou bien encore sur la construction de modèles compacts pour l’estimation de la consommation ou de la température de fonctionnement en utilisant des approches de fouille de données.

Axe 3 : Sécurité des systèmes

Enfin, l’équipe conduit des recherches dans le domaine de la sécurisation des systèmes embarqués contre différents types de menaces tels que les attaques par canaux cachés, la contrefaçon, la protection des échanges de données sur puce [S1][S2], ou encore la sécurisation des réseaux industriels et des objets connectés. Différents types de solutions ont été proposés par l’équipe qui par ailleurs gère la plateforme de sécurité numérique SECNUM (plateforme ouverte unique en France permettant l’analyse sécuritaire de circuits intégrés). Cette plateforme est utilisée à des fins de recherche mais aussi pour de la pré-évaluation de circuits industriels et pour la formation dans le cadre des Services Nationaux du GIP-CNFM.

Au-delà des recherches menées au sein de ces 3 axes, il convient de souligner que l’équipe porte une attention particulière à sa politique de prospective scientifique et dédie une partie de ses activités à des actions exploratoires.

Publications depuis 2013 - Evaluation 2019

Articles de revues internationales

2017

  1. Normally-Off Computing and Checkpoint/Rollback for Fast, Low-Power, and Reliable Devices
    Sophiane Senni, Lionel Torres, Pascal Benoit, Abdoulaye Gamatié, Gilles Sassatelli
    IEEE Magnetics Letters, IEEE, 2017, 8, pp.1-5.
  2. Enseignement de la sécurité numérique : De la sensibilisation à l'expertise
    Florent Bruguier, Pascal Benoit, Lionel Torres
    Journal sur l'enseignement des sciences et technologies de l'information et des systèmes, EDP Sciences, 2017, 16. <10.1051/j3ea/20171004>
  3. A Ring Oscillator-Based Identification Mechanism Immune to Aging and External Working Conditions
    Mario Barbareschi, Giorgio Di Natale, Lionel Torres, Antonino Mazzeo
    IEEE Transactions on Circuits and Systems I: Regular Papers, IEEE, In press, pp.1-23.
  4. Design Space Exploration of LDPC Decoders Using High-Level Synthesis
    João Andrade, Nithin George, Kimon Karras, David Novo, Frederico Pratas, Leonel Sousa, Paolo Ienne, Gabriel Falcão, Vítor Silva
    IEEE Access, IEEE, 2017, 5, pp.14600-14615.
  5. A Design-Time Method for Building Cost-Effective Run-Time Power Monitoring
    Mohamad Najem, Pascal Benoit, Mohamad El Ahmad, Gilles Sassatelli, Lionel Torres
    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE, 2017, 36 (7), pp.1153-1166.
  6. Computing reliability: On the differences between software testing and software fault injection techniques
    Maha Kooli, Firas Kaddachi, Giorgio Di Natale, Alberto Bosio, Pascal Benoit, Lionel Torres
    Microprocessors and Microsystems: Embedded Hardware Design (MICPRO), Elsevier, 2017, 50, pp.102-112.
  7. Fine-Grained Monitoring For Self-Aware Embedded Systems
    Mohamad Najem, Mohamad El Ahmad, Pascal Benoit, Gilles Sassatelli, Lionel Torres
    Microprocessors and Microsystems: Embedded Hardware Design (MICPRO), Elsevier, 2017, 48, pp.3-10.

Communications internationales

2018

  1. Improving the Performance of STT-MRAM LLC through Enhanced Cache Replacement Policy
    Pierre-Yves Péneau, David Novo, Florent Bruguier, Lionel Torres, Gilles Sassatelli, Abdoulaye Gamatié
    ARCS: Architecture of Computing Systems, Apr 2018, Braunschweig, Germany. 31st International Conference on Architecture of Computing Systems, LNCS (10793), pp.168-180, 2018.

2017

  1. Performance and Energy Assessment of Last-Level Cache Replacement Policies
    Pierre-Yves Péneau, David Novo, Florent Bruguier, Gilles Sassatelli, Abdoulaye Gamatié
    EDIS: Embedded & Distributed Systems, Dec 2017, Oran, Algeria. 1st international conference on Embedded & Distributed Systems, 2017. <https://sites.google.com/view/edis2017>
  2. Distributed and Dynamic Shared-Buffer Router for High-Performance Interconnect
    Charles Effiong, Gilles Sassatelli, Abdoulaye Gamatié
    NOCS: Networks-on-Chip Symposium, Oct 2017, Seoul, South Korea. 11th IEEE/ACM International Symposium on Networks-on-Chip, pp.Article No. 2, 2017.
  3. LTE-M adaptive eNodeB for emergency scenarios
    Ahmad Hani El Fawal, Ali Mansour, Mohamad Najem, Frédéric Le Roy, Denis Le Jeune
    ICTC: Information and Communication Technology Convergence, Oct 2017, Jeju Island, South Korea. IEEE, International Conference on Information and Communication Technology Convergence, 2017. <10.1109/ICTC.2017.8191035>
  4. Trace-driven simulation of multithreaded applications in gem5
    Gilles Sassatelli, Alejandro Nocua, Florent Bruguier, Anastasiia Butko
    ARM Research Summit 2017 Workshop, Sep 2017, Cambridge, United Kingdom. 2017. <https://developer.arm.com/research/summit/previous-summits/2017>
  5. Scalable and Power-Efficient Implementation of an Asynchronous Router with Buffer Sharing
    Charles Effiong, Gilles Sassatelli, Abdoulaye Gamatié
    DSD: Euromicro Conference on Digital System Design, Aug 2017, Vienna, Australia. Euromicro Conference on Digital System Design, 2017. <10.1109/DSD.2017.55>
  6. A novel SRAM -STT-MRAM hybrid cache implementation improving cache performance
    Odilia Coi, Guillaume Patrigeon, Sophiane Senni, Lionel Torres, Pascal Benoit
    NANOARCH: Nanoscale Architectures, Jul 2017, Newport, United States. IEEE/ACM International Conference on Nanoscale Architectures, 2017. <http://nanoarch.org/17/index.html>
  7. GREAT: HeteroGeneous IntegRated Magnetic tEchnology Using Multifunctional Standardized sTack
    Mehdi Tahoori, Sarath Mohanachandran Nair, Rajendra Bishnoi, Sophiane Senni, Jad Mohdad, Frédérick Mailly, Lionel Torres, Pascal Benoit, Pascal Nouet, Rui Ma, Martin Kreißig, Frank Ellinger, Kotb Jabeur, Pierre Vanhauwaert, Gregory Di Pendina, Guillaume Prenat
    ISVLSI: International Symposium on Very Large Scale Integration, Jul 2017, Bochum, Germany. IEEE International Symposium on Very Large Scale Integration, 2017. <10.1109/ISVLSI.2017.67>
  8. Roundabout: A Network-on-Chip router with adaptive buffer sharing
    Charles Effiong, Gilles Sassatelli, Abdoulaye Gamatié
    NEWCAS: New Circuits and Systems Conference, Jun 2017, Strasbourg, France. 15th IEEE International New Circuits and Systems Conference, 2017. <10.1109/NEWCAS.2017.8010106>
  9. Efficient Programming for Multicore Processor Heterogeneity: OpenMP versus OmpSs
    Anastasiia Butko, Florent Bruguier, Abdoulaye Gamatié, Gilles Sassatelli
    OpenSuCo 1 (ISC17), Jun 2017, Frankfurt, Germany. Workshop on Open Source Supercomputing Held in conjunction with the The International Conference for High Performance Computing, Networking, Storage and Analysis (SC17), Denver, Colorado, 2017. <http://www.opensuco.community/2017/01/30/opensuco-1/>
  10. MAGPIE: System-level Evaluation of Manycore Systems with Emerging Memory Technologies
    Thibaud Delobelle, Pierre-Yves Péneau, Abdoulaye Gamatié, Florent Bruguier, Sophiane Senni, Gilles Sassatelli, Lionel Torres
    EMS: Emerging Memory Solutions, Mar 2017, Lausanne, Switzerland. 2nd International Workshop on Emerging Memory Solutions Co-located with DATE'17 conference at March 31, 2017 in Lausanne, Switzerland, 2017. <https://ems.eit.uni-kl.de/en/ems-workshop/>
  11. Embedded systems to high performance computing using STT-MRAM
    Sophiane Senni, Thibaud Delobelle, Odilia Coi, Pierre-Yves Péneau, Lionel Torres, Abdoulaye Gamatié, Pascal Benoit, Gilles Sassatelli
    DATE: Design, Automation and Test in Europe, Mar 2017, Lausanne, Switzerland. 20th Conference & Exhibition of Design, Automation & Test in Europe, pp.536-541, 2017.

Contrats de Recherche

DREAM CLOUD :

Dynamic Resource Allocation In Embedded and High Performance Computing

Travaux sur l’assignation dynamique de ressources dans les systèmes multicoeurs (axe1)

IOTEROP :

Architecture distribuée de passerelles réseaux interopérables et collaborative

Accompagnement de la maturation de la startup IOTEROP (axe1)

MONT-BLANC3 : 

European scalable and power efficient HPC platform based on low power embedded technology

Travaux sur la simulation orienté traces, l’exploration de systèmes multicoeurs hétérogènes et les mémoires émergentes pour le calcul intensif (axes1et 2)

www.montblanc-projet.eu

SECNUM :

Plateforme SECNUM Cryptographie et sécurité Numérique (FEDER)

Projet d'investissement pour la plateforme sécurité numérique SECNUM (support de l'axe 3)

 

MULTISMART :

Plateforme sécurisée à mémoire magnétique Multi bits innovante pour Smart Cards

Conception à l'aide de mémoire MRAM Multi[bits (Axe2)

MASTA :

MRAM BASED DESIGN, TEST AND RELIABILITY FOR ULTRA LOW POWER SoC

Projet sur la conception d'architectures logicielles/matérielles ultra basse consommation à base de MRAM (Axe2)

 

GREAT :

Hetero Geneous integrated Magnetic technology using multifunctional standardized sTack (MSS)

Conception de systèmes très faible consommation à base de mémoires MRAM, application à l'IOT (Axe1et 2)

 

CONTINUUM :

Design Continuum for Next Generation Energy Efficient Compute Nodes

Travaux sur des architectures matérielles hétérogènes intégrant des mémoires non volatiles, et des techniques de compilation adaptées (axe1)

 

Rayonnement

Le rayonnement des membres de l’équipe se caractérise à partir des indicateurs suivants sur la période 2013-2016 :

• Evaluation / Expertise

- Comité d’Evaluation ANR Défis Micro et Nanotechnologies,

- Membre du comité Scientifique de l'ANR Nanosciences & STIC,

- Participations à plusieurs groupes de travail prospectifs,

- Croucher Fundation – Fondation privée pour la recherche - Hong-Kong

• Communication et évènements scientifiques

- Organisation du Colloque BRAFITEC 2016 (Franco-Brésilien)

- Création du workshop RECOSOC, organisation des éditions 2011 et 2014

- Membre de Comités de pilotage : IEEE FPL, RECOSOC, IEEE ISVLSI, CRYPTARCHI, IEEE NVMSA,

- Working group IFIP 10.5 : « Design and Engineering of Electronic Systems »,

- Associate Editor : ACM Transactions on Embedded Computing Systems,

  Membre de comité des programmes des principales conférences du domaine.

Members

Permanents

No permanents

Tags

Systèmes embarqués adaptatifs, Technologies mémoires émergentes, Architectures multicœurs / multiprocesseurs, Systèmes hétérogènes, modèles de programmation, MPSoC, Sécurité numérique, Calcul haute performance

Last update on 29/03/2018